| 主权项 |
1.一种磁性记忆体,其特征为具备延伸在第1方向之第1配线与,形成在前述第1配线之第1磁性电阻效果元件与,形成在前述第1配线之第2磁性电阻效果元件与,针对在前述第1配线之上侧,延伸在与前述第1方向之第2配线与,针对在前述第1配线之下侧,延伸在与前述第1方向之第3配线,并根据将各自之电流流动于前述第2及第3配线同时也将电流流动于前述第1配线来对于前述第1及第2磁性电阻效果元件之记录层施加电流磁场之情况,记录2値资讯之任何一个,再根据检测由藉由前述第1配线流动读出电流于前述第1及第2磁性电阻效果元件所得到之从这些磁性电阻效果元件之输出信号之差分的情况,作为2値资讯之任何一个进行读出。2.如申请专利范围第1项之磁性记忆体,其特征为前述第1及第2磁性电阻效果元件之各自系具有对于前述第1方向实质固着磁化于略垂直方向之由强磁性体而成之磁化固着层,另前述第1及第2磁性电阻效果元件之前述记录层之前述磁化的方向亦对于前述第1方向为略垂直之情况。3.如申请专利范围第1项之磁性记忆体,其特征为前述2値资讯之任何一个之记录时,根据流动电流于前述第1配线之情况,将前述第1及第2磁性电阻效果元件之记录层之磁化作为相互相反之方向。4.如申请专利范围第1项之磁性记忆体,其特征为前述第1及第2磁性电阻效果元件系具有略相同之构造。5.如申请专利范围第1项之磁性记忆体,其特征为更具备接续在前述第1磁性电阻效果元件,为了检测其输出信号之第1读出用配线与,接续在前述第2磁性电阻效果元件,为了检测其输出信号之第2读出用配线,另前述第1及第2读出用配线系上下关系反转第形成在每个记忆体方块。6.如申请专利范围第1项之磁性记忆体,其特征为第1及第2磁性电阻效果元件之前述记录层系具有其磁化容易沿着规定的轴之一轴异方性。7.如申请专利范围第1项之磁性记忆体,其特征为前述第1及第2磁性电阻效果元件系对于前述第1配线被设置为略上下对称之位置关系。8.如申请专利范围第1项之磁性记忆体,其特征为前述第2及第3配线系对于前述第1方向延在于略垂直之方向。9.一种磁性记忆体,其特征为具备延伸在第1方向之第1配线与,形成在前述第1配线之第1磁性电阻效果元件与,形成在前述第1配线之第2磁性电阻效果元件与,针对在前述第1配线之上侧,延伸在与前述第1方向之第2配线与,针对在前述第1配线之下侧,延伸在与前述第1方向之第3配线,并将前述第2配线的一端与前述第3配线的一端进行短路来形成一个电流经路,且根据将电流流动于一个电流经路同时也将电流流动于前述第1配线来对于前述第1及第2磁性电阻效果元件之记录层施加电流磁场之情况,记录2値资讯之任何一个,检测由藉由前述第1配线流动读出电流于前述第1及第2磁性电阻效果元件所得到之从这些磁性电阻效果元件之输出信号。10.如申请专利范围第9项之磁性记忆体,其特征为,其特征为前述第1及第2磁性电阻效果元件之各自系具有对于前述第1方向实质固着磁化于略垂直方向之由强磁性体而成之磁化固着层,另前述第1及第2磁性电阻效果元件之前述记录层之前述磁化的方向亦对于前述第1方向为略垂直之情况。11.如申请专利范围第9项之磁性记忆体,其特征为前述2値资讯之任何一个之记录时,根据流动电流于前述第1配线之情况,将前述第1及第2磁性电阻效果元件之记录层之磁化作为相互相反之方向。12.如申请专利范围第9项之磁性记忆体,其特征为前述第1及第2磁性电阻效果元件系具有略相同之构造。13.一种磁性记忆体,其特征为具备延伸在第1方向之第1配线与,形成在前述第1配线之第1磁性电阻效果元件与,形成在前述第1配线之第2磁性电阻效果元件与针对在前述第1配线之上侧,延伸在与前述第1方向之第2配线与,针对在前述第1配线之下侧,延伸在与前述第1方向之第3配线,且根据将电流流动于前述第2及第3配线之至少其中一个来施加电流磁场于前述第1及第2磁性电阻效果元件之至少其中一个记录层之情况,记录多値资讯之任何一个,并根据检测由藉由前述第1配线流动读出电流于前述第1及第2磁性电阻效果元件所得到之从这些磁性电阻效果元件之输出信号之差分的情况,作为多値资讯之任何一个来进行读出。14.如申请专利范围第13项之磁性记忆体,其特征为前述第1及第2磁性电阻效果元件之各自系具有对于前述第1方向实质固着磁化于略平行或反平行之方向的由强磁性体而成之磁化固着层,另前述第1及第2磁性电阻效果元件之前述记录层之前述磁化的方向亦对于前述第1方向为略平行或反平行之情况。15.如申请专利范围第13项之磁性记忆体,其特征为前述第1及第2磁性电阻效果元件系具有相互不同之构造。16.如申请专利范围第13项之磁性记忆体,其特征为更具备接续在前述第1磁性电阻效果元件,为了检测其输出信号之第1读出用配线与,接续在前述第2磁性电阻效果元件,为了检测其输出信号之第2读出用配线,另前述第1及第2读出用配线系上下关系反转第形成在每个记忆体方块。17.如申请专利范围第13项之磁性记忆体,其特征为第1及第2磁性电阻效果元件之前述记录层系具有其磁化容易沿着规定的轴之一轴异方性。18.如申请专利范围第13项之磁性记忆体,其特征为前述第1及第2磁性电阻效果元件系对于前述第1配线被设置为略上下对称之位置关系。19.如申请专利范围第13项之磁性记忆体,其特征为前述第2及第3配线系对于前述第1方向延在于略垂直之方向。20.一种磁性记忆体,其特征为具备延伸在第1方向之第1配线与,形成在前述第1配线之第1磁性电阻效果元件与,形成在前述第1配线之第2磁性电阻效果元件与针对在前述第1配线之上侧,延伸在与前述第1方向之第2配线与,针对在前述第1配线之下侧,延伸在与前述第1方向之第3配线与,接续在前述第2配线之一端与前述第3配线之一端之间之开关元件,另针对由前述开关元件之连续动作将前述第2配线之前述一端与前述第3配线之前述一端进行短路来形成一个电流经路之状态,根据将电流持续流动于前述一个电流经路同时也将电流流动于前述第1配线来对于前述第1及第2磁性电阻效果元件之记录层施加电流磁场之情况,记录多値资讯之任何一个,另针对由前述开关元件之遮断动作,遮断前述第2配线之前述一端与前述第3配线之前述一端之状态,根据将电流持续流动于前述第2配线与前述第3配线之至少任何一个同时也将电流流动于前述第1配线来对于前述第1及第2磁性电阻效果元件之至少任何一个记录层施加电流磁场之情况,记录多値资讯之其他任何一个,并检测由藉由前述第1配线流动读出电流于前述第1及第2磁性电阻效果元件所得到之从这些磁性电阻效果元件之输出信号之情况。21.如申请专利范围第20项之磁性记忆体,其特征为前述第1及第2磁性电阻效果元件之各自系具有对于前述第1方向实质固着磁化于略平行或反平行之方向的由强磁性体而成之磁化固着层,另前述第1及第2磁性电阻效果元件之前述记录层之前述磁化的方向亦对于前述第1方向为略平行或反平行之情况。22.如申请专利范围第20项之磁性记忆体,其特征为前述第1及第2磁性电阻效果元件系具有相互不同之构造。23.如申请专利范围第20项之磁性记忆体,其特征为第1及第2磁性电阻效果元件之前述记录层系具有其磁化容易沿着规定的轴之一轴异方性。图式简单说明:【图1】将本发明之磁性记忆体之单位元件之重叠构造单纯化表示之模式剖面图。【图2】表示沿着位元线BL之长度方向「偏移」设置一对磁性电阻效果元件C1,C2之具体例之模式图。【图3】为说明采用差动动作结构之情况之资料写入之概念图。【图4】表示将各自接续于磁性电阻效果元件C1,C2之上下的数字线DL1,DL2之端部进行短路共通化之配线构造模式图。【图5】表示将各自接续于磁性电阻效果元件C1,C2之上下的数字线DL1,DL2之端部进行短路共通化之配线构造模式图。【图6】以模式化表示夹合于位元线BL与数字线DL1之磁性电阻效果元件C1之磁性记录层之磁化M的反转方向平面图。【图7】表示本发明之多値纪录记忆体元件之模式图。【图8】表示多値资讯针对在可记录之纵型差动MRAM,可将于位元线BL略直行所设置之2个数字线DL1,DL2之各自端部的单方,藉由开关元件来进行短路之配线构造之模式图。【图9】表示多値资讯针对在可记录之纵型差动MRAM,可将于位元线BL略直行所设置之2个数字线DL1,DL2之各自端部的单方,藉由开关元件来进行短路之配线构造之模式图。【图10】表示多値资讯针对在可记录之纵型差动MRAM,可将于位元线BL略直行所设置之2个数字线DL1,DL2之各自端部的单方,藉由开关元件来进行短路之配线构造之模式图。【图11】表示多値资讯针对在可记录之纵型差动MRAM,可将于位元线BL略直行所设置之2个数字线DL1,DL2之各自端部的单方,藉由开关元件来进行短路之配线构造之模式图。【图12】表示具有强磁性一重隧道接合之磁性电阻效果元件之剖面构造之模式图。【图13】表示具有强磁性一重隧道接合之磁性电阻效果元件之剖面构造之模式图。【图14】表示具有强磁性2重隧道接合之磁性电阻效果元件之剖面构造之模式图。【图15】表示具有强磁性2重隧道接合之磁性电阻效果元件之剖面构造之模式图。【图16】表示具有强磁性2重隧道接合之磁性电阻效果元件之剖面构造之模式图。【图17】例示磁性电阻效果元件之磁性记录层之平面形状与,因应此之磁化方向之模式图。【图18】表示采用CMOS之情况之本申请专利之结构构造。【图19】表示针对本发明可采用之构造的第2具体例模式图。【图20】表示采用图19之结构构成之差动动作型之记忆体元件之剖面模式图。【图21】表示采用图19之结构构成之多値记录型之记忆体元件之剖面模式图。【图22】表示可将记忆体元件重叠化之结构的第3具体例模式图。【图23】表示采用图22之结构构成之差动动作型之记忆体元件之剖面模式图。【图24】表示采用图22之结构构成之多値记录型之记忆体元件之剖面模式图。【图25】表示可将记忆体元件重叠化之结构的第4具体例模式图。【图26】表示采用图25之结构构成之差动动作型之记忆体元件之剖面模式图。【图27】表示采用图25之结构构成之多値记录型之记忆体元件之剖面模式图。【图28】表示针对本发明可采用之构造的第5具体例模式图。【图29】表示采用图28之结构作为磁性电阻效果元件C1,C2根据强磁性1重隧道接合元件构成之差动动作型之记忆体元件之剖面模式图。【图30】表示采用图28之结构作为磁性电阻效果元件C1,C2根据强磁性2重隧道接合元件构成之差动动作型之记忆体元件之剖面模式图。【图31】表示采用图28之结构作为磁性电阻效果元件C1,C2,具有强磁性1重隧道接合,且将记录层作为强磁性层FM与非磁性层NM与强磁性层FM之3层构造之差动动作型之记忆体元件剖面模式图。【图32】表示采用图28之结构构成之多値记录型之记忆体元件之剖面模式图。【图33】例示设置覆盖层SM之记忆体元件之剖面模式图。【图34】例示设置覆盖层SM之记忆体元件之剖面模式图。【图35】例示设置覆盖层SM之记忆体元件之剖面模式图。【图36】例示重叠例示在图29之差动动作型结构之记忆体元件之磁性记忆体的剖面构造模式图。【图37】例示重叠例示在图24之多値记录型结构之记忆体元件之磁性记忆体的剖面构造模式图。【图38】表示可将读出用配线M1及M2之配线环境均一化之记忆体剖面构造模式图。【图39】表示针对在本发明之第1实施例所得到之磁性电阻效果元件C1,C2之输出电压之测定値表。【图40】表示使差动动作型之动作进行之结果的图表图。【图41】表示使多値记录型之动作进行之结果的图表图。【图42】表示针对在本发明之第2实施例所得到之磁性电阻效果元件C1,C2之输出电压之测定値表。【图43】表示使差动动作型之动作进行之结果的图表图。【图44】表示使多値记录型之动作进行之结果的图表图。【图45】表示本发明之第3实施例之磁性记忆体之全体构成之概念图。【图46】表示本发明之第4实施例之磁性记忆体之全体构成之概念图。 |
