PROCEDE DE FABRICATION SIMULTANEE DE TRANSISTORS MOS A GRILLE FLOTTANTE, HAUTE TENSION ET LOGIQUES

摘要

La présente invention concerne un procédé de fabrication de circuits intégrés de type MOS qui comportent des transistors à grille flottante de mémoire, des transistors haute tension et des transistors logiques. Une première couche d'oxyde de grille 3 est réalisée. Un premier niveau de silicium polycristallin 4 et une couche d'isolement 5 sont déposés. On grave la couche d'isolement 5, le premier niveau de silicium polycristallin 4 et la couche d'oxyde de grille 3 à l'emplacement des transistors logiques. On réalise une deuxième couche d'oxyde de grille 16, et un deuxième niveau de silicium polycristallin 17 est déposé. L'épaisseur de la couche d'oxyde de grille 16 des transistors logiques est inférieure à celle des transistors de mémoire et des transistors haute tension, les transistors logiques supportant une tension de 3,3 volts inférieure à la tension standard de 5 volts.