| 主权项 |
1﹒一种微处理器指令预读预解方法,主要将正在执行的指令的相邻下雨指令预先读取而分别存入奇数及偶数滙流排内,并进行下一指令之预先解译,解译步骤中依据指令之跳跃、呼叫/返回、条件式指令或常态指令而于下一指令开始执行前,即正确设定程式计数器之数値,于判断为条件式指令时,则视运算的结束,而可决定令奇数或偶数滙流排的预读资料输出予以执行,前于判断为跳跃或呼叫/返回指令时,除了将程式计数器设定为跳跃、呼叫或返回之位址外,并同时进行预先读取该欲进入位址之两连续指令至奇/偶滙流排上,而于该跳跃、呼叫或返回指令执行时则以『无执行』(NOP)取代,使该等指令均可于一个时钟周期内完成者。2﹒如申请专利范围第1项所述之微处理器指令预读预解方法及读取构造,其中该预先解译指令之方式为:指令若属常态指令时,程式计数器加一后,而条件式指令则视运算条件之成立与否,将程式计数器加─或令程式计数器加二,对于呼叫/返回指令,则先行储存或读取程式计数器之値,然后令程式计数器为呼叫値及返回値,另跳跃则令则直接令程式计数器为跳跃设定値,于前述设定程式计数器数値完成后,即再行执行下一指令及重覆上述指令判断者。3﹒如申请专利范围第1项所述之微处理器指令预读预解方法及读取构造,其中该相邻两指令预先读取构造上,可由若干数量之或闸及若干对应之记忆体所组成,各或闸之两输入端系与相邻或闸连接,并由两或间之连接端点误为触发控制端点,而各记忆体依其奇偶排列而各别与奇数及偶数滙流排连接,而可于其一触发控制端点为为电位时,得令两相邻指令之値送入两滙流排内,达到下两指令读取者。4﹒如申请专利范围第1项所述之微处理器指令预读预解方法及读取构造,其中该相邻两指令预先读取构造方可视实际容量的大小而误为一种若干数量之记忆体配合解多工器及指令读取电路构成记忆体之位址解码,而记忆体部份更以奇、偶分配而成,其各个记忆体输出端分别经选择器而与微处理器资料滙流排连接,各选择器之选择控制端则由指令选择线的高、低电位而达到令奇数或偶数记忆体的资料送至滙流排上者。图示简单说明第一图:系传统典型导管式指令流程图。第二图:系本发明相邻双指令预先读取构造之电路图。第三图:系本发明之预先解译之判断流程图。第四-六图:系本发明之方法示意图第七图:系本发明之预先读取构造之实施例图。 |
