| 主权项 |
1.一种含有并联备用取代元件的半导体记忆体,包括:复数之各含复数元件的记忆体阵列,而该复数之记忆体阵列中至少有两个记忆阵列包括了复数之备用元件,该复数之记忆体阵列是由一些感测放大器加以分割,其中相邻的记忆体阵列会分享落在其间的感测放大器排;至少有两个备用元件系配置于至少有两个范畴内,该至少有两个范畴中每一个都包括该记忆体阵列中的至少一个以及该感测放大器排中的至少一个;其中位于该至少有两个范畴内之该复数之记忆体阵列中至少有两个记忆体阵列是以相同的逻辑加以取用的,且当吾人同时取用的记忆体阵列中至少有一个是有缺陷的时会同时被取代成位于该至少有两个范畴内至少两个备用元件。2.如申请专利范围第1项之含有并联备用取代元件的半导体记忆体,其中该备用元件包含字元线。3.如申请专利范围第1项之含有并联备用取代元件的半导体记忆体,其中该备用元件包含位元线。4.如申请专利范围第1项之含有并联备用取代元件的半导体记忆体,其中每一个记忆体排都包含四个实质上依互为并联之方式配置的积块且该第一范畴是位于第一积块内而第二积块范畴是位于第三积块内。5.如申请专利范围第1项之含有并联备用取代元件的半导体记忆体,其中每一个记忆体排四个实质上依互为并联之方式配置的积块且该第一范畴是位于第二积块内而第二积块范畴是位于第四积块内。6.如申请专利范围第1项之含有并联备用取代元件的半导体记忆体,其中该第一范畴会取代该记忆体排第一半内的故障元件而该第二范畴会取代该记忆体排第二半内的故障元件。7.如申请专利范围第1项之含有并联备用取代元件的半导体记忆体,其中将每一个故障元件以及对应到逻辑上与故障元件相同位置上的元件取代成该第一范畴内的至少一个元件以及该第二范畴内的至少一个元件,其中该第一范畴内的至少一个元件在数目上是等于该第二范畴内的至少一个元件的。8.如申请专利范围第1项之含有并联备用取代元件的半导体记忆体,其中每一个记忆体排都包含16百万位元的记忆体。9.如申请专利范围第1项之含有并联备用取代元件的半导体记忆体,其中每一个记忆体排都包含4百万位元的记忆体。10.一种用于改良半导体记忆体产値的方法,包括下列步骤:提供许多记忆体排,每一个排都含有复数之记忆体阵列,该复数记忆体阵列是由感测放大器加以分割,其中相邻的记忆体阵列会分享落在其间的感测放大器排,至少两个备用元件会取代被分割成第一范畴和第二范畴的故障元件,其中存在于记忆体阵列内的第一范畴和第二范畴会使用不同的感测放大器排;将一个故障元件取代成第一范畴和第二范畴之一内的一个备用元件;以及藉由发动第一范畴和第二范畴中另一个内的一个备用元件而取代对应到逻辑上与故障元件相同位置上的元件,因此减小了各感测放大器排上的信号竞争。11.如申请专利范围第10项之用于改良半导体记忆体产値的方法,其中取代故障元件的步骤尚包括将故障元件取代成许多装置。12.如申请专利范围第11项之用于改良半导体记忆体产値的方法,其中取代对应到逻辑上与故障元件相同位置上的元件的步骤也包括将应到逻辑上与故障元件相同位置上的元件取代成许多数目上等于用以取代该故障元件之复数元件的元件。13.如申请传利范围第10项之用于改良半导体记忆体产値的方法,其中该备用元件包含字元线。14.如申请专利范围第10项之用于改良半导体记忆体产値的方法,其中该备用元件包含位元线。15.如申请专利范围第10项之用于改良半导体记忆体产値的方法,也包括藉由四个实质上依互为并联之方式配置的积块定义出每一个记忆体排的步骤,且该第一范畴是位于第一积块内而第二积块范畴是位于第三积块内。16.如申请专利范围第10项之用于改良半导体记忆体产値的方法,也包括藉由四个实质上依互为并联之方式配置的积块定义出每一个记忆体排的步骤,且该第一范畴是位于第二积块内而第二积块范畴是位于第四积块内。17.如申请专利范围第10项之用于改良半导体记忆体产値的方法,其中取代故障元件的步骤包括:藉由利用第一范畴内的备用元件而该记忆体排第一半内的故障元件取代掉;以及藉由利用第二范畴内的备用元件而该记忆体排第二半内的故障元件取代掉。图式简单说明:第一图a显示的是一种普遍用于习知低密度DRAM的备用结构;第一图b显示的是另一种习知设计中使用弹性备用取代元件的备用结构,第一图c显示的是另一种习知设计中使用具有积块-内部备用构造之弹性备用取代元件的备用结构;第二图系用以显示一种用于感测放大器之习知插入式感测策略的简略图示;第三图系用以显示一种具有信号竞争的习知感测放大器的简略图示;第四图系用以显示一种习知记忆体排的简略图示;第五图系用以显示一种根据本发明之记忆体排的简略图示;以及第六图显示的是在不同修复区域上以理论产値对缺陷数目作图得到的曲线图。 |
