主权项 |
1.一种半导体装置,其特征为具有:具有主面之第1导电型半导体基体:于上述半导体基体,互相离开形成之第2导电型之第1,第2半导体领域:形成于上述第1半导体领域之第1导电型之第3半导体领域;形成于上述半导体基体之主面上,分别以电气方式连接于上述第1,第3半导体领域之第1主电极:形成于上述半导体基体主面上之上述第2半导体领域以电气方式连接之第2主电极:形成于上述半导体基体主面上之绝缘膜:至少上述半导体基体上,及上述半导体基体与上述第3半导体领域间之上述半导体领域上,经由上述绝缘膜所形成之闸电极:以及形成于上述闸电极端部领域下之上述半导体基体之第2导电型之第4半导体领域。2.如申请专利范围第1项之半导体装置,其中上述绝缘膜系具有闸绝缘膜部分,与较此闸绝缘膜部分更厚之场绝缘膜部分,上述闸电极之端部领域系配置于上述闸绝缘膜部分上。3.如申请专利范围第1项之半导体装置,其中上述绝缘膜系具有闸绝缘膜部分,与较此闸绝缘膜部分更厚之场绝缘膜部分,上述闸电极之端部领域系配置于上述场绝缘膜部分上。4.如申请专利范围第1项之半导体装置,其中上述半导体基体,系成为电介质分离基板之岛领域。5.如申请专利范围第2项之半导体装置,其中上述半导体基体,系成为电介质分离基板之岛领域。6.如申请专利范围第3项之半导体装置,其中上述半导体基体,系成为电介质分离基板之岛领域。7.如申请专利范围第1项之半导体装置,其中上述横型半导体装置,系将上述半导体基体作为基极,将上述第1半导体领域成为射极,将上述第2半导体领域成为集极之横型绝缘闸型双极电晶体。8.如申请专利范围第2项之半导体装置,其中上述横型半导体装置,系将上述半导体基体作为基极,将上述第1半导体领域成为射极,将上述第2半导体领域成为集极之横型绝缘闸型双极电晶体。9.如申请专利范围第3项之半导体装置,其中上述横型半导体装置,系将上述半导体基体作为基极,将上述第1半导体领域成为射极,将上述第2半导体领域成为集极之横型绝缘闸型双极电晶体。10.如申请专利范围第4项之半导体装置,其中上述横型半导体装置,系将上述半导体基体作为基极,将上述第1半导体领域成为射极,将上述第2半导体领域成为集极之横型绝缘闸型双极电晶体。11.一种半导体装置,其特征为具有:具有主面之第1导电型半导体基体:形成于上述第1半导体之第1导电型之第2半导体领域:形成于上述半导体基体主面上,分别以电气方式连接于上述第1,第2半导体领域之第1主电极:形成于上述半导体基体主面上,以电气方式连接于上述半导体基体之第2主电极:形成于上述半导体基体主面上之绝缘膜:至少上述半导体基体上,及上述半导体基体与上述第2半导体领域间之上述第1半导体领域上,经由上述绝缘膜所形成之闸电极:以及形成于上述闸电极端部领域下之上述半导体基体之第2导电型之第3半导体领域。12.如申请专利范围第11项之半导体装置,其中上述绝缘膜系具有闸绝缘膜部分,与较此闸绝缘膜部分更厚场绝缘膜部分,上述闸电极端部领域,系配置于上述闸绝缘膜部分上。13.如申请专利范围第11项之半导体装置,其中上述绝缘膜系具有闸绝缘膜部分,与较此闸绝缘膜部分更厚场绝缘膜部分,上述闸电极端部领域,系配置于上述场绝缘膜部分上。14.如申请专利范围第11项之半导体装置,其中上述半导体基体系成为电介质分离基板之岛领域。15.如申请专利范围第12项之半导体装置,其中上述半导体基体系成为电介质分离基板之岛领域。16.如申请专利范围第13项之半导体装置,其中上述半导体基体系成为电介质分离基板之岛领域。17.如申请专利范围第11项之半导体装置,其中上述横型半导体装置,系将上述半导体基体成为汲极,将上述第1半导体领域成为后闸,将上述第2半导体领域成为源极之横型MOSFET。18.如申请专利范围第12项之半导体装置,其中上述横型半导体装置,系将上述半导体基体成为汲极,将上述第1半导体领域成为后闸,将上述第2半导体领域成为源极之横型MOSFET。19.如申请专利范围第13项之半导体装置,其中上述横型半导体装置,系将上述半导体基体成为汲极,将上述第1半导体领域成为后闸,将上述第2半导体领域成为源极之横型MOSFET。20.如申请专利范围第14项之半导体装置,其中上述横型半导体装置,系将上述半导体基体成为汲极,将上述第1半导体领域成为后闸,将上述第2半导体领域成为源极之横型MOSFET。图式简单说明:第1图系表示以往电介质分离型横型耐压IGBT之剖面图。第2图系表示关于本发明第1实施形态之电介质分离型横型耐压IGBT之剖面图。第3图系表示第2图中之一点链线框内之放大图。第4A图,第4B图,第4C图,第4D图,第4E图,第4F图,第4G图,第4H图,及第4I图系分别表示关于本发明第1实施形态之电介质分离横型高耐压IGBT之一制造工程之剖面图。第5图系表示关于本发明第2实施形态之电介质分离型横型耐压IGBT之剖面图。第6图系表示关于本发明第3实施形态之电介质介离型横型耐压MOSFET之剖面图。 |