| 摘要 |
プロセッサ及び最終レベルキャッシュモジュールを含むデータアクセスシステム。プロセッサは、第１の物理アドレスにアクセスするための要求を生成するよう構成される。最終レベルキャッシュモジュールは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、最終レベルキャッシュコントローラ、及びＤＲＡＭコントローラを含む。最終レベルキャッシュコントローラは、（ｉ）プロセッサからの要求を受信し、（ｉｉ）第１の物理アドレスを第１の仮想アドレスに変換するよう構成される。ＤＲＡＭコントローラは、（ｉ）第１の仮想アドレスを第２の物理アドレスに変換し、（ｉｉ）第２の物理アドレスに基づいて、ＤＲＡＭにアクセスするよう構成される。 |
