具有高速低BER的ADC的DSP接收器

摘要

本发明涉及具有高速低BER的模数转换器（ADC）的DSP接收器，描述了用于具有在低功率和面积需求的情况下具有高速、低BER的性能的ADC的DSP的方法和设备。通过解决传统的瓶颈增加了多路径ADC配置的速度。通过整合校准与错误检测和校正，诸如分布的偏移校准器和冗余的比较器，改善了ADC的性能。通过使用低BER整流来将传统的高速低BER闪速ADC中的比较器数量近乎减半，功率和面积需求显著减少。

主权项

一种模拟数字转换装置，包括：多路径整流模数转换器(ADC)，将模拟信号转换成多个位，所述模数转换器包括：多级信号保持电路；确定所述多个位中的第一位的第一路径，所述第一路径包括：生成所述第一位的第一比较器，其中，所述第一比较器被配置为在第一时间接收模拟信号；以及确定所述多个位中的第二位的第二路径，所述第二路径包括：整流器，其中，所述整流器被配置为在所述第一时间之后的第二时间接收所述模拟信号；以及耦接到所述整流器的输出的多个比较器，所述多个比较器生成所述第二位，其中到所述第二路径的输入耦接在所述信号保持电路中的级之间。