半导体器件制造方法以及存储器制造方法

摘要

本发明提供用于90nm嵌入式闪存的半导体器件制造方法以及存储器制造方法。形成第一介质层、第一传导层、第二介质层、第二传导层以及第一刻蚀阻挡层。在第一器件区域内的第一刻蚀阻挡层上开窗口并去除覆盖衬底上第一器件区域外部分表面的第一刻蚀阻挡层，并在上述刻蚀侧壁形成第一隔离介质层。以第一刻蚀阻挡层及第一隔离介质层作掩膜，刻蚀至暴露出衬底表面，得到位于结构表面的第一沟槽。沉积第三传导层。去除第二器件区域表面的第三传导层以及第三隔离介质层。沉积隔离介质和传导材料，以在第二器件区域表面上重新形成第三传导层以及第三隔离介质层，在第一器件区域表面上形成附加传导层以及附加隔离介质层。沉积第二刻蚀阻挡层和第三刻蚀阻挡层。

主权项

一种半导体器件制造方法，所述半导体器件包括分栅式结构以及MOS晶体管，其特征在于所述半导体器件制造方法包括：(1)提供一半导体衬底，其上具有第一器件区域和第二器件区域；(2)在所述半导体衬底上依次形成第一介质层、第一传导层、第二介质层、第二传导层以及第一刻蚀阻挡层；(3)在所述第一器件区域内的第一刻蚀阻挡层上开窗口并去除覆盖半导体衬底上第一器件区域外部分表面的第一刻蚀阻挡层，并在剩余的第一刻蚀阻挡层侧壁形成第一隔离介质层；(4)以所述第一刻蚀阻挡层及第一隔离介质层作掩膜，刻蚀至暴露出所述半导体衬底表面，得到位于半导体结构表面的第一沟槽；所述步骤(4)包括：(401)刻蚀所述第二传导层、第二介质层至暴露出第一传导层表面；(402)在所述第二传导层侧壁形成第二隔离介质层；(403)刻蚀所述第一传导层、第一介质层至暴露出所述半导体衬底表面；(404)在所述第一传导层、第一介质层侧壁及第一隔离介质层、第二隔离介质层、暴露出的半导体衬底表面形成第三隔离介质层；(5)在步骤(4)得到的结构表面沉积第三传导层；(6)去除第二器件区域表面的第三传导层以及第三隔离介质层；(7)在步骤(6)所得到的半导体结构表面依次沉积隔离介质和传导材料，从而在第二器件区域表面上重新形成第三传导层以及第三隔离介质层，此外在第一器件区域表面上形成附加传导层以及附加隔离介质层；(8)在步骤(7)得到的结构表面依次沉积第二刻蚀阻挡层和第三刻蚀阻挡层；(9)去除覆盖第一器件区域表面的第三刻蚀阻挡层、第二刻蚀阻挡层、附加传导层以及附加隔离介质层，并平坦化至暴露出所述第一刻蚀阻挡层表面；(10)在所述第一沟槽内填充的第三传导层表面覆盖第四刻蚀阻挡层，并以此为掩膜，去除覆盖结构表面的第一刻蚀阻挡层和第三刻蚀阻挡层；(11)以所述第四刻蚀阻挡层为掩膜，在所述半导体衬底上的第一器件区域进行刻蚀至暴露出所述半导体衬底表面；(12)光刻构图去除所述第一器件区域外多余的第二传导层和第三隔离介质层，形成与外电源连接的电极。