一种基于FPGA的LVDS接口测试方法及系统

摘要

本发明提供一种基于FPGA的LVDS接口测试方法，包括如下步骤：步骤1、通过FPGA直接接收LVDS差分信号并将所述差分信号转换成单端信号；步骤2、从单端信号中提取行场信号时序；步骤3、通过预先填入FPGA的行场参数对行场信号时序的完整性进行检验，并通过预设好的数据对行场信号时序中的有效数据的正确性进行比对，若行场信号时序完整且有效数据正确，则判定LVDS接口正常，否则，判定LVDS接口异常。本发明还提供一种基于FPGA的LVDS接口测试系统，减少硬件设备的投入，同时节约测试时间，提高了测试灵活性与准确度。

主权项

一种基于FPGA的LVDS接口测试方法，其特征在于：包括如下步骤：步骤1、通过FPGA直接接收LVDS差分信号并将所述差分信号转换成单端信号；步骤2、从单端信号中提取行场信号时序；步骤3、通过预先填入FPGA的行场参数对行场信号时序的完整性进行检验，并通过预设好的数据对行场信号时序中的有效数据的正确性进行比对，若行场信号时序完整且有效数据正确，则判定LVDS接口正常，否则，判定LVDS接口异常。