发明名称 一种快速有效的电路单元重要性测度方法
摘要 一种快速有效的电路单元重要性测度方法,包括以下步骤:步骤1:网表解析及相关量的初始化,1.1)读取电路网表;1.2)检测电路单元间的互连结构,并将隐式串并联关系显示化;然后运用分层算法对电路分层;步骤2:计算电路单元的可靠度变化梯度ε;步骤3:输出按重要性排序的电路单元以作为设计依据,3.1)按ε从小至大方式排序<g,ε>;3.2)针对ε相同的电路单元,依据敏化通路覆盖率大小对其排序;3.3)依次从<g,ε>中提取相对应的电路单元g以供电路设计人员使用。本发明测度精度较高、计算复杂度较小、可操作性较强。
申请公布号 CN105372579A 申请公布日期 2016.03.02
申请号 CN201510675364.4 申请日期 2015.10.16
申请人 浙江工业大学 发明人 肖杰;李伟;杨旭华;胡海根
分类号 G01R31/28(2006.01)I 主分类号 G01R31/28(2006.01)I
代理机构 杭州斯可睿专利事务所有限公司 33241 代理人 王利强
主权项 一种快速有效的电路单元重要性测度方法,其特征在于:所述测度方法包括以下步骤:步骤1:网表解析及相关量的初始化1.1)读取电路网表;1.2)检测电路单元间的互连结构,并将隐式串并联关系显示化;然后运用分层算法对电路分层,并提取电路的层数l<sub>c</sub>、原始输入端数n、原始输出端数m、电路的最大宽度w与电路单元数N。再基于二元序偶&lt;g<sub>i</sub>,0&gt;初始化第i个电路电路单元g<sub>i</sub>,并提取其出度数dg<sub>i</sub>,其中i=1,2,…,N;步骤2:计算电路单元的可靠度变化梯度ε2.1)按层次顺序提取第k个电路单元g<sub>k</sub>,通过扩展的概率转移矩阵模型EPTM计算其第j根输出引线位置的输出可靠度Rg<sub>kj</sub>,再利用式(1)计算该电路单元的可靠度变化梯度ε<sub>k</sub>;<maths num="0001" id="cmaths0001"><math><![CDATA[<mrow><msub><mi>&epsiv;</mi><mi>k</mi></msub><mo>=</mo><mfenced open = "{" close = ""><mtable><mtr><mtd><mrow><mi>M</mi><mi>I</mi><mi>N</mi><mrow><mo>(</mo><mfrac><mrow><msub><mi>Rg</mi><mrow><mi>k</mi><mi>j</mi></mrow></msub><mo>-</mo><msub><mi>Rg</mi><mrow><mi>t</mi><mi>h</mi></mrow></msub></mrow><mrow><msub><mi>Rg</mi><mrow><mi>t</mi><mi>h</mi></mrow></msub></mrow></mfrac><mo>)</mo></mrow><mo>,</mo></mrow></mtd><mtd><mrow><mi>i</mi><mi>f</mi><mi> </mi><msub><mi>Rg</mi><mrow><mi>k</mi><mi>j</mi></mrow></msub><mo>&gt;</mo><msub><mi>Rg</mi><mrow><mi>t</mi><mi>h</mi></mrow></msub></mrow></mtd></mtr><mtr><mtd><mrow><mn>0</mn><mo>,</mo></mrow></mtd><mtd><mrow><mi>i</mi><mi>f</mi><mi> </mi><msub><mi>Rg</mi><mrow><mi>k</mi><mi>j</mi></mrow></msub><mo>=</mo><msub><mi>Rg</mi><mrow><mi>t</mi><mi>h</mi></mrow></msub></mrow></mtd></mtr><mtr><mtd><mrow><mo>-</mo><mi>M</mi><mi>A</mi><mi>X</mi><mrow><mo>(</mo><mo>|</mo><mfrac><mrow><msub><mi>Rg</mi><mrow><mi>k</mi><mi>j</mi></mrow></msub><mo>-</mo><msub><mi>Rg</mi><mrow><mi>t</mi><mi>h</mi></mrow></msub></mrow><mrow><msub><mi>Rg</mi><mrow><mi>t</mi><mi>h</mi></mrow></msub></mrow></mfrac><mo>|</mo><mo>)</mo></mrow><mo>,</mo></mrow></mtd><mtd><mrow><mi>i</mi><mi>f</mi><mi> </mi><msub><mi>Rg</mi><mrow><mi>k</mi><mi>j</mi></mrow></msub><mo>&lt;</mo><msub><mi>Rg</mi><mrow><mi>t</mi><mi>h</mi></mrow></msub></mrow></mtd></mtr></mtable></mfenced><mo>-</mo><mo>-</mo><mo>-</mo><mrow><mo>(</mo><mn>1</mn><mo>)</mo></mrow></mrow>]]></math><img file="FDA0000823190250000011.GIF" wi="1334" he="295" /></maths>其中,Rg<sub>th</sub>为第t个电路单元g<sub>t</sub>的第h根输出引线位置的输出可靠度;2.2)更新电路单元g<sub>k</sub>的二元序偶为&lt;g<sub>i</sub>,ε<sub>k</sub>&gt;第t个电路单元g<sub>t</sub>的第h根输出引线为g<sub>k</sub>的输入引线;<img file="FDA0000823190250000014.GIF" wi="287" he="71" /><img file="FDA0000823190250000015.GIF" wi="102" he="70" />k=1,2,…,N且t≠k,j=1,2,…,dg<sub>k</sub>,<img file="FDA0000823190250000016.GIF" wi="702" he="79" /><maths num="0002" id="cmaths0002"><math><![CDATA[<mrow><mo>{</mo><msub><mi>t</mi><mn>1</mn></msub><mo>,</mo><msub><mi>t</mi><mn>2</mn></msub><mo>,</mo><msub><mi>t</mi><mn>3</mn></msub><mo>}</mo><mo>&SubsetEqual;</mo><mi>t</mi><mo>,</mo><mo>{</mo><msub><mi>h</mi><mn>1</mn></msub><mo>,</mo><msub><mi>h</mi><mn>2</mn></msub><mo>,</mo><msub><mi>h</mi><mn>3</mn></msub><mo>}</mo><mo>&SubsetEqual;</mo><mi>h</mi><mo>;</mo></mrow>]]></math><img file="FDA0000823190250000017.GIF" wi="694" he="76" /></maths>步骤3:输出按重要性排序的电路单元以作为设计依据3.1)按ε从小至大方式排序&lt;g,ε&gt;;3.2)针对ε相同的电路单元,按下述步骤对其排序;a)通过式(2a)分别计算各电路单元的敏化通路覆盖率β<maths num="0003" id="cmaths0003"><math><![CDATA[<mrow><mi>&beta;</mi><mo>=</mo><msub><mi>&lambda;</mi><mi>q</mi></msub><mfrac><mrow><msub><mi>l</mi><mi>c</mi></msub><mo>-</mo><msub><mi>l</mi><mi>r</mi></msub></mrow><msub><mi>l</mi><mi>c</mi></msub></mfrac><mo>+</mo><munderover><mo>&Sigma;</mo><mrow><mi>s</mi><mo>=</mo><msub><mi>l</mi><mi>r</mi></msub></mrow><msub><mi>i</mi><mrow><mi>r</mi><mo>+</mo><mi>q</mi></mrow></msub></munderover><msub><mi>&lambda;</mi><mi>q</mi></msub><mfrac><msub><mi>w</mi><mi>s</mi></msub><mi>w</mi></mfrac><mo>-</mo><mo>-</mo><mo>-</mo><mrow><mo>(</mo><mn>2</mn><mi>a</mi><mo>)</mo></mrow></mrow>]]></math><img file="FDA0000823190250000012.GIF" wi="1213" he="137" /></maths><maths num="0004" id="cmaths0004"><math><![CDATA[<mrow><msub><mi>&lambda;</mi><mi>q</mi></msub><mo>=</mo><mfrac><mn>1</mn><mrow><mi>q</mi><mo>+</mo><mn>2</mn></mrow></mfrac><mo>-</mo><mo>-</mo><mo>-</mo><mrow><mo>(</mo><mn>2</mn><mi>b</mi><mo>)</mo></mrow></mrow>]]></math><img file="FDA0000823190250000013.GIF" wi="1117" he="119" /></maths>其中,l<sub>r</sub>指电路单元所属的层次号,w<sub>s</sub>指在第s层上与电路单元有可达路径的其它所有电路单元的出度和,w指电路的最大宽度,q为迭代结束条件且q∈{0,1…,c‑r},λ<sub>q</sub>为权值,其作用是为了满足β∈[0,1]的取值要求;b)若q=0,则按β从大至小方式排序&lt;g,ε&gt;;否则,若q&lt;c‑r,则提取β相同的电路单元,执行q=q+1并通过式(2a)分别计算其β,并按β从大至小方式排序相对应电路单元的&lt;g,ε&gt;且将结果插入到q=0所对应到的&lt;g,ε&gt;有序序列的原有位置;3.3)依次从&lt;g,ε&gt;中提取相对应的电路单元g以供电路设计人员使用。
地址 310014 浙江省杭州市下城区朝晖六区潮王路18号浙江工业大学