| 发明名称 | 基于FPGA的高速真有效值检波系统 | ||
| 摘要 | 本实用新型公开了一种基于FPGA的高速真有效值检波系统，包括依次连接的信号放大器、A/D转换器、FPGA模块和控制模块；本实用新型利用A/D转换器与FPGA模块结合，对待测信号进行逐步积分；为了降低噪声对测量影响，该检波器还引入了信号的中值滤波，在很大程度上提高了测量精度；本实用新型可以在待测信号的一周期，完成对信号的真有效值测量，同时具有线性范围宽、精度高，稳定性好，灵活性强等优点。 | ||
| 申请公布号 | CN204649825U | 申请公布日期 | 2015.09.16 |
| 申请号 | CN201520331275.3 | 申请日期 | 2015.05.21 |
| 申请人 | 武汉大学 | 发明人 | 赵久瑞;曹建发;王帅;张望先 |
| 分类号 | G01R19/02(2006.01)I | 主分类号 | G01R19/02(2006.01)I |
| 代理机构 | 武汉科皓知识产权代理事务所(特殊普通合伙) 42222 | 代理人 | 张火春 |
| 主权项 | 一种基于FPGA的高速真有效值检波系统，其特征在于：包括依次连接的信号放大器、A/D转换器、FPGA模块和控制模块；所述的FPGA模块包括中值滤波单元、绝对值单元、时间计权单元和平方和单元；所述的中值滤波单元、绝对值单元和时间计权单元依次连接，所述的平方和单元和绝对值单元连接。 | ||
| 地址 | 430072 湖北省武汉市武昌区珞珈山武汉大学 | ||