半导体记忆装置

主权项

一种半导体记忆装置，其包括：一记忆单元阵列，其包含复数个第一线、与该等第一线相交之复数个第二线，及在该复数个第一线与该复数个第二线之相交处提供且经操作以根据不同电阻状态储存资料之复数个记忆单元；及一写入电路，其经操作以对一资料写入目标的该复数个记忆单元之经选择之记忆单元执行一写入操作；该记忆单元具有在施加第一极性之一设定电压时将该电阻状态自第一电阻状态改变至第二电阻状态之一设定操作，及在施加与该第一极性极性相对之第二极性之一重设电压时将该电阻状态自该第二电阻状态改变至该第一电阻状态之一重设操作，且该第一极性处之电压-电流特性与该第二极性处之电压-电流特性为不对称；该写入电路，在执行该写入操作时，执行如下之一第一步骤：跨连接至该经选择之记忆单元之该第一线及该第二线施加一电压、且跨连接至一非资料写入目标的该复数个记忆单元之未经选择之记忆单元之该第一线及该第二线施加一不同电压，且在执行该第一步骤之后，执行如下之一第二步骤：跨连接至该经选择之记忆单元之该第一线及该第二线施加对资料写入必需之一电压、且将连接至该未经选择之记忆单元之该第一线及该第二线之至少一者带入至浮动状态中。