发明名称 电源电路容差设计最佳化系统及方法
摘要 本发明提供一种电源电路容差设计最佳化系统及方法。该方法包括步骤:检索一数据库中BOM表,其中该BOM表内包含若干不同电路对应的不同类型的元件、及每一元件对应的参数,该检索模块从该BOM表中获取一电路采用的元件的全部类型并在其中进行筛选,确定符合条件的元件;根据分别将以上元件的参数值代入一电压计算公式中进行计算,并得到若干待定输出电压值;将该些待定输出电压值与该电路对应的计划输出电压值进行比较确定最接近该电路的计划输出电压值的一待定输出电压值;及将该待定输出电压值所采用的元件类型及参数输出至一输出单元。该系统及方法利用可编程软件完成数据查找、输入及计算,有效节约了人力及时间,并提高了精确度。
申请公布号 CN104102755A 申请公布日期 2014.10.15
申请号 CN201310119538.X 申请日期 2013.04.08
申请人 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司 发明人 许崇伦
分类号 G06F17/50(2006.01)I;G06F17/30(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 代理人
主权项 一种电源电路容差设计最佳化系统,运行于一处理器上,其特征在于,该系统包括:一检索模块,用于检索一数据库中BOM表,其中,该BOM表内包含若干不同电路对应的不同类型的元件、及每一元件对应的参数,该检索模块从该BOM表中获取一电路采用的元件的全部类型并在其中进行筛选,确定符合条件的元件;一计算模块,用于根据分别将以上元件的参数值代入一电压计算公式中进行计算,并得到若干待定输出电压值;一最近值确定模块,用于将该些待定输出电压值与该电路对应的计划输出电压值进行比较确定最接近该电路的计划输出电压值的一待定输出电压值;及一输出模块,用于将该待定输出电压值所采用的元件类型及参数输出至一输出单元。
地址 518109 广东省深圳市宝安区龙华镇油松第十工业区东环二路2号