发明名称 |
共用栅极的半导体结构及对应的形成方法 |
摘要 |
一种共用栅极的半导体结构及对应的形成方法,所述形成方法包括:形成相连接的第一金属栅极和第二金属栅极后,通过至少在相连接的第一金属栅极和第二金属栅极的交界处形成导电材料层,使得所述导电材料层一端与第一金属栅电极相连接,一端与第二金属栅电极相连接,可以有效降低第一金属栅电极与第二金属栅电极之间的电阻,从而使得共用栅极的NMOS晶体管的栅极电压与PMOS晶体管的栅极电压相同。 |
申请公布号 |
CN103928402A |
申请公布日期 |
2014.07.16 |
申请号 |
CN201310011743.4 |
申请日期 |
2013.01.11 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
韩秋华;孟晓莹 |
分类号 |
H01L21/8232(2006.01)I;H01L27/105(2006.01)I |
主分类号 |
H01L21/8232(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种共用栅极的半导体结构的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括第一晶体管区和第二晶体管区,所述第一晶体管区和第二晶体管区之间形成有浅沟槽隔离结构;在所述半导体衬底上形成替代栅结构,所述替代栅结构同时横跨第一晶体管区和第二晶体管区之间的浅沟槽隔离结构表面、第一晶体管区表面和第二晶体管区表面;在所述半导体衬底表面形成层间介质层,所述层间介质层的顶部表面与替代栅结构的顶部表面齐平;刻蚀所述第一晶体管区对应的替代栅结构形成第一沟槽,并在所述第一沟槽内壁形成第一高K栅介质层和位于所述第一高K栅介质层表面的第一金属栅电极,形成第一金属栅极;刻蚀所述第二晶体管区对应的替代栅结构形成第二沟槽,并在所述第二沟槽内壁形成第二高K栅介质层和位于所述第二高K栅介质层表面的第二金属栅电极,形成第二金属栅极,且所述第一金属栅极和第二金属栅极的交界处位于浅沟槽隔离结构表面;对至少位于第一金属栅极和第二金属栅极的交界处的部分第一金属栅极、部分第二金属栅极进行刻蚀,形成第三沟槽;在所述第三沟槽内形成导电材料层。 |
地址 |
201203 上海市浦东新区张江路18号 |