新颖的嵌入式系统存储器的测试结构及方法

摘要

本发明公开了一种嵌入式系统存储器的测试结构，内嵌于SoC芯片，包括CPU、控制器、系统总线、SPI接口和多路选择器。其中，CPU通过系统总线与SoC芯片中的存储器阵列相连；控制器通过SPI接口与外部测试机相连；多路选择器的一个输入端与系统总线相连，另一个输入端连接控制器，输出端连接到零位SRAM；SPI接口是SPI Slave外部接口，其和外部测试机之间具有4个接线。本发明还公开了一种嵌入式系统存储器的测试方法，用于本发明的嵌入式系统存储器的测试结构。本发明通过使用嵌入式的CPU，实现了对SoC芯片中的存储器阵列的基于软件的测试；而SPI接口实现简单，接线少，通信速率高，由此节省了测试时间。

主权项

一种嵌入式系统存储器的测试结构，内嵌于SoC芯片中，其特征在于，包括CPU、控制器、系统总线、SPI接口和多路选择器，所述CPU通过所述系统总线与所述SoC芯片中的存储器阵列相连，所述控制器通过所述SPI接口与外部测试机相连，所述存储器阵列包括多个SRAM和ROM，所述系统总线连接所述多路选择器的一个输入端，所述多路选择器的输出端连接所述SRAM阵列中的一个SRAM。