发明名称 校准用于数字锁相回路(DPLL)的时间-数字转换器(TDC)的通电门控窗口的系统和方法
摘要 本发明揭示一种关于校准用于数字锁相回路(DPLL)的时间-数字转换器(TDC)的通电门控窗口的系统和方法。校准所述门控窗口以确保所述DPLL的适当操作,同时以功率有效方式操作所述TDC。明确地说,所述技术要求将所述TDC门控窗口的宽度设定为默认值;操作所述DPLL直到控制回路大体上锁定为止;将所述TDC门控窗口的所述宽度减少预定量,同时监测由所述DPLL的相位误差装置产生的相位误差信号;确定大体上在相位误差到达或跨越预定阈值时所述TDC门控窗口的当前宽度;且将所述TDC门控窗口的所述当前宽度增加预定量以针对所述TDC门控窗口的操作宽度加入误差容限。
申请公布号 CN102017421B 申请公布日期 2013.11.06
申请号 CN200980114110.8 申请日期 2009.04.22
申请人 高通股份有限公司 发明人 孙博;杨兹翔;古尔坎瓦尔·辛格·萨霍塔
分类号 H04L7/00(2006.01)I;H03L7/085(2006.01)I 主分类号 H04L7/00(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 宋献涛
主权项 一种校准用于时间‑数字转换器TDC的门控窗口的宽度的设备,其包含控制单元,所述控制单元适于接收来自锁相回路PLL的相位误差装置的相位误差信号,且基于所述相位误差信号将用于所述TDC的受门控时钟信号的宽度设定为操作值,其中所述控制单元适于:将所述受门控时钟信号的所述宽度设定为默认值;监测来自所述相位误差装置的所述相位误差信号;减少所述受门控时钟信号的所述宽度使其低于所述默认值;以及响应于所述相位误差信号大体上到达或跨越预定阈值而将所述受门控时钟信号的所述宽度设定为所述操作值。
地址 美国加利福尼亚州