发明名称 | 串行/并列数据转换装置及方法 | ||
摘要 | 一种串行/并列数据转换装置及方法,利用延迟信号和三级的缓存器做串行数据到并列数据的转换,其中转换装置包括有一第一数据缓存器、一第二数据缓存器、一第三数据缓存器、一频率除频器及一延迟控制器。第一数据缓存器根据第一工作频率将串行数据存成并列数据。频率除频器对第一工作频率除频,以产生第二工作频率。第二数据缓存器根据第二工作频率的操作,从第一数据缓存器取得并列数据。延迟控制器用来延迟第二工作频率,以产生第三工作频率。第三数据缓存器根据第三工作频率,从第二数据缓存器取得并列数据。 | ||
申请公布号 | CN101630959B | 申请公布日期 | 2013.03.06 |
申请号 | CN200810132383.2 | 申请日期 | 2008.07.16 |
申请人 | 华晶科技股份有限公司 | 发明人 | 张庆彦;王文彬 |
分类号 | H03M9/00(2006.01)I | 主分类号 | H03M9/00(2006.01)I |
代理机构 | 北京信慧永光知识产权代理有限责任公司 11290 | 代理人 | 王月玲;武玉琴 |
主权项 | 一种串行/并列数据转换装置,其特征在于,包括:一第一数据缓存器,由n‑1个第一正反器组成,该第一数据缓存器根据一第一工作频率,将一n位的串行数据存成一n位的并列数据;一频率除频器,将第一工作频率降为n倍频的一第二工作频率输出;一第二数据缓存器,连接于该第一数据缓存器与该频率除频器,该第二数据缓存器由n个第二正反器组成,n‑1个第二正反器的输入端并接于n‑1个第一正反器的输出端,并且该第二数据缓存器未连接于该第一数据缓存器的第二正反器,用来接收该n位的串行数据中最后1位的串行数据,该第二数据缓存器根据该第二工作频率,以撷取该n位的并列数据;一延迟控制器,连接于该频率除频器,该延迟控制器延迟该第二工作频率以输出一第三工作频率;及一第三数据缓存器,连接于该第二数据缓存器与该延迟控制器,该第三数据缓存器根据该第三工作频率,以撷取该n位的并列数据。 | ||
地址 | 中国台湾新竹市 |