将模拟信号转换为数字信号表示的系统及方法

摘要

本发明涉及并行数字系统中的子信道失真缓解。公开了用于补偿并行处理环境中的增益偏移、偏置偏移和偏斜的方法和装置。该方法和装置可以配置为补偿并行ADC中的子信道信号之间的失配。这实现了子信道上信号的准确组合。该方法和装置可用于具有两个或更多信道的高速数据通信系统中，每个信道都与两个或更多子信道交错。在一个实施例中，DC环处理两个或更多子信道上的信号从而解决和移除不希望的偏置偏移。在一个实施例中，子信道增益失配补偿系统(SCGMC)在处理两个或更多子信道上的信号从而消除和移除不希望的增益偏移。在一个实施例中，诸如并行内插器的偏斜补偿系统处理两个或更多子信道上的信号以便在子信道上移除不希望的偏斜。

主权项

一种用于将模拟信号转换为所述模拟信号的数字信号表示的系统，所述系统包括：时间交错模数转换系统，包括：配置为接收所述模拟信号的输入；两个或更多模数转换器，其中所述两个或更多模数转换器配置为将所述模拟信号的至少一部分转换为相应的两个或更多数字信号；配置为承载所述两个或更多数字信号的两个或更多子信道输出；多个直流环(604A‑604N)，配置为从所述两个或更多数字信号移除偏置偏移；多个子信道增益失配补偿模块(608A‑608N)，每个被配置为将所述两个或更多数字信号的相应一个数字信号修改为具有增益偏移，其中所述多个子信道增益失配补偿模块中的每个模块包括：第一求和器，配置为基于所述两个或更多数字信号的所述相应一个数字信号，生成具有所述增益偏移的数字信号，绝对值模块，配置为基于具有所述增益偏移的所述数字信号计算绝对值，第二求和器，配置为将所述绝对值和阈值求和以生成输出值，其中所述阈值被选定为增益收敛点，第一乘法器，配置为将所述第二求和器的输出值与第一控制数值相乘，和累加器，配置为基于所述第一乘法器的输出来生成累加器输出，其中所述第一求和器配置为将所述增益偏移与所述两个或更多数字信号的所述相应一个数字信号求和以生成具有所述增益偏移的所述数字信号，其中所述增益偏移是基于所述累加器输出生成的；以及多路复用器，配置为接收和组合来自所述多个子信道增益失配补偿模块的具有所述增益偏移的所述数字信号，以创建所述模拟信号的所述数字信号表示，其中所述多个子信道增益失配补偿模块的每个模块配置为接收所述多个直流环之一的相应输出，以及其中所述多路复用器配置为接收所述多个子信道增益失配补偿模块的输出。