发明名称 | 用于硅通孔(TSV)的电测试的系统和方法 | ||
摘要 | 一种用于执行至少通孔(10)的电测试的测试系统,该通孔(10)至少部分地延伸通过半导体材料的主体(2)的衬底(3)并且具有掩埋在衬底(3)中并且从主体(2)的外部不可访问的第一末端(10b)。该测试系统具有电测试电路(22),该电测试电路(22)集成在主体(2)中并且电耦合到通孔(10)并且电耦合到由主体(2)承载的、用于朝向外部的电连接的电连接元件(8);电测试电路(22)具有集成在衬底(3)中的掩埋微电子结构(28)以便电耦合到通孔(10)的第一末端(10b),从而在衬底(3)中关闭电路径并且允许通过电连接装置(8)检测通孔(10)的至少一个电参数。 | ||
申请公布号 | CN102782839A | 申请公布日期 | 2012.11.14 |
申请号 | CN201180008062.1 | 申请日期 | 2011.02.16 |
申请人 | 意法半导体股份有限公司 | 发明人 | A·帕加尼 |
分类号 | H01L23/544(2006.01)I | 主分类号 | H01L23/544(2006.01)I |
代理机构 | 北京市金杜律师事务所 11256 | 代理人 | 王茂华;边海梅 |
主权项 | 一种被配置为执行至少第一通孔(10)的电测试的测试系统,所述第一通孔(10)至少部分地延伸穿过半导体材料的第一主体(2)的衬底(3),所述测试系统包括第一电测试电路(22),所述第一电测试电路(22)集成在所述第一主体(2)中并且电耦合到所述第一通孔(10)并且电耦合到由所述第一主体(2)承载、用于朝向外部的电连接的电连接装置(8),所述第一电测试电路(22)包括接口级(26),所述接口级(26)被配置为创建所述电连接装置(8)与所述第一通孔(10)之间的第一电路径;其中所述第一通孔(10)具有掩埋在所述衬底(3)中并且从所述第一主体(2)的外部不可访问的第一末端(10b),其特征在于,所述第一测试电路(22)包括集成在所述衬底(3)中的掩埋微电子结构(28),以便电耦合到所述第一通孔(10)的所述第一末端(10b),从而在所述衬底(3)中关闭所述第一电路径并且允许通过所述电连接装置(8)检测所述第一通孔(10)的至少一个电参数。 | ||
地址 | 意大利阿格拉布里安扎 |