发明名称 相变存储器的猝发写方法
摘要 本发明揭示了一种相变存储器的猝发写方法,所述方法包括如下步骤:并行写的每一位配备有一个独立的先入先出堆栈FIFO;相变存储器外部总线以设定的频率将写入数据输入到并行写每一位对应的FIFO中;并行写的每一位从对应的FIFO中读出要写入的数据,并进行写入操作;并行写的每一位完成当前写操作以后立刻从对应的FIFO中读出下一个要进行的写入数据。如果在写入过程中,并行写的任何一位对应的FIFO处于将要满状态,那么相变存储器发出信号通知外部总线控制器,要求总线控制器以SET所需的频率发送数据;直到并行写的每一位对应的FIFO都不处于将要满状态。本发明可减少了RESET操作之后的等待时间,提高相变存储器写入速度。
申请公布号 CN101783171B 申请公布日期 2012.07.04
申请号 CN200910200723.5 申请日期 2009.12.24
申请人 中国科学院上海微系统与信息技术研究所 发明人 丁晟;宋志棠
分类号 G11C11/56(2006.01)I;G11C16/10(2006.01)I 主分类号 G11C11/56(2006.01)I
代理机构 上海光华专利事务所 31219 代理人 余明伟;尹丽云
主权项 一种相变存储器的猝发写方法,其特征在于,所述方法给并行写入的每一位配备一个独立的先入先出堆栈FIFO;利用FIFO作为相变存储器SET/RESET操作时间差的缓存;所述方法包括如下步骤:A、相变存储器采用并行写入方式;B、并行写的每一位配备有一个独立的先入先出堆栈FIFO;C、相变存储器外部总线以设定的频率将写入数据输入到并行写每一位对应的FIFO中;D、并行写的每一位从对应的FIFO中读出要写入的数据,并进行写入操作;E、并行写的每一位完成当前写操作以后立刻从对应的FIFO中读出下一个要进行的写入数据,并执行下一步写入操作;F、如果在写入过程中,并行写的任何一位对应的FIFO处于“将要满”状态,“将要满”状态指FIFO中只能再写入一位数据,那么相变存储器发出信号通知外部总线控制器,要求总线控制器以SET所需的频率发送数据;直到并行写的每一位对应的FIFO都不处于“将要满”状态,则相变存储器发出信号通知外部总线控制器,要求总线控制器恢复原有频率发送数据;G、如果在写入过程中,并行写的任何一位对应的FIFO处于“空”状态,即FIFO中没有数据,则停止该位写操作,直到对应的FIFO有数据,则立刻读出该数据,进行写入操作。
地址 200050 上海市长宁区长宁路865号