| 发明名称 | 一种异步寄存器复位值可控电路及异步寄存器的复位值可控操作方法 | ||
| 摘要 | 本发明公开了一种异步寄存器复位值可控电路及异步寄存器的复位值可控操作方法，该电路包括用于异步置位的第一寄存器A_1、用于异步复位的第二寄存器A_2以及用于结果选择的组合电路MUX；系统时钟信号clk分别接所述第一寄存器的时钟端、第二寄存器的时钟端；数据信号data分别接所述第一寄存器的数据端、第二寄存器的数据端D_1、D_2；系统复位信号rest分别连所述第一寄存器的异步复位端CLR，以及所述第二寄存器的异步置位端SET；所述第一寄存器的输出Q_1与所述第二寄存器的输出Q_2分别与所述组合电路的输入I_1、I_2相连；选择信号ctrl接所述组合电路的选择端SL。 | ||
| 申请公布号 | CN102354291A | 申请公布日期 | 2012.02.15 |
| 申请号 | CN201110154267.2 | 申请日期 | 2011.06.10 |
| 申请人 | 中国航天科技集团公司第九研究院第七七一研究所 | 发明人 | 裴茹霞;张洵颖;赵德益;李海松;张丽娜;赵华;肖建青;吴龙胜 |
| 分类号 | G06F11/00(2006.01)I | 主分类号 | G06F11/00(2006.01)I |
| 代理机构 | 西安通大专利代理有限责任公司 61200 | 代理人 | 陆万寿 |
| 主权项 | 一种异步寄存器复位值可控电路，其特征在于：该电路包括用于异步置位的第一寄存器A_1、用于异步复位的第二寄存器A_2以及用于结果选择的组合电路MUX；系统时钟信号clk分别接所述第一寄存器的时钟端、第二寄存器的时钟端；数据信号data分别接所述第一寄存器的数据端D_1、第二寄存器的数据端D_2；系统复位信号rest分别连所述第一寄存器的异步复位端CLR，以及所述第二寄存器的异步置位端SET；所述第一寄存器的输出端Q_1与所述第二寄存器的输出端Q_2分别与所述组合电路的输入端I_1、输入端I_2相连；选择信号ctrl接所述组合电路的选择端SL。 | ||
| 地址 | 710054 陕西省西安市太乙路189号 | ||