发明名称 | 用于上下文算术编解码的运算单元 | ||
摘要 | 一种用于上下文算术编解码的运算单元,包括:CABAC解码控制模块,用于控制整个CABAC解码;语法元素解码控制模块,用于控制各个语法元素的解码;概率模型缓存模块,用于缓存当前解码所需的概率模型;存储器访问控制模块,用于控制对RAM的访问,控制RAM和概率模型缓存模块之间的数据交互,当概率模型缓存模块中不含有当前解码所需的概率模型时,对概率模型缓存模块中的数据进行保存并对概率模型缓存模块中的数据进行更新;解码引擎模块,用于进行算术解码,并计算在一个bin的解码过程中从码流中读入的bit数。本发明解码速度较快、降低存储器消耗量。 | ||
申请公布号 | CN102231830A | 申请公布日期 | 2011.11.02 |
申请号 | CN201010555246.7 | 申请日期 | 2010.11.23 |
申请人 | 浙江大学 | 发明人 | 严晓浪;朱朋;黄凯;葛海通 |
分类号 | H04N7/26(2006.01)I | 主分类号 | H04N7/26(2006.01)I |
代理机构 | 杭州天正专利事务所有限公司 33201 | 代理人 | 王兵;王利强 |
主权项 | 一种用于上下文算术编解码的运算单元,所述运算单元包括:CABAC解码控制模块,用于控制整个CABAC解码;语法元素解码控制模块,用于控制各个语法元素的解码,主要负责计算上下文概率模型的索引和判断各个语法元素解码的结束,并在语法元素解码结束的时候根据解码的bin串得出语法元素的值,以及计算在一个语法元素的解码过程中从码流中读入的bit数;其特征在于:所述运算单元还包括:概率模型缓存模块,用于缓存当前解码所需的概率模型;存储器访问控制模块,用于控制对RAM的访问,控制RAM和概率模型缓存模块之间的数据交互,当概率模型缓存模块中不含有当前解码所需的概率模型时,对概率模型缓存模块中的数据进行保存并对概率模型缓存模块中的数据进行更新;解码引擎模块,用于进行算术解码,并计算在一个bin的解码过程中从码流中读入的bit数。 | ||
地址 | 310027 浙江省杭州市西湖区浙大路38号 |