| 发明名称 | 使用CMP的半导体器件及其制造方法 | ||
| 摘要 | 本发明涉及使用CMP的半导体器件及其制造方法。其中一种半导体器件的制造方法，包括如下步骤：(a)在半导体衬底上形成布线；(b)在所述步骤(a)之后，通过高密度等离子体化学气相沉积来沉积第一绝缘膜，所述第一绝缘膜掩埋所述布线；(c)在所述步骤(b)之后，通过不同于高密度等离子体化学气相沉积的沉积方法，在所述第一绝缘膜上沉积第二绝缘膜；以及(d)在所述步骤(c)之后，通过使用包含二氧化铈磨粒的研磨剂进行化学机械抛光将所述第二绝缘膜平坦化。因而可解决大尺寸衬底在抛光后出现的膜残留问题，并抑制层间绝缘膜的晶片级厚度分布。 | ||
| 申请公布号 | CN101471288B | 申请公布日期 | 2011.07.27 |
| 申请号 | CN200910001321.2 | 申请日期 | 2005.11.17 |
| 申请人 | 富士通半导体股份有限公司 | 发明人 | 井谷直毅 |
| 分类号 | H01L21/768(2006.01)I;H01L21/3105(2006.01)I;H01L21/762(2006.01)I;H01L21/02(2006.01)I;H01L27/04(2006.01)I;H01L29/78(2006.01)I;B24B37/04(2006.01)I | 主分类号 | H01L21/768(2006.01)I |
| 代理机构 | 隆天国际知识产权代理有限公司 72003 | 代理人 | 张龙哺;陈晨 |
| 主权项 | 一种半导体器件的制造方法，包括如下步骤：(a)在半导体衬底上形成布线；(b)在所述步骤(a)之后，通过高密度等离子体化学气相沉积来沉积第一绝缘膜，所述第一绝缘膜掩埋所述布线；(c)在所述步骤(b)之后，通过不同于高密度等离子体化学气相沉积的沉积方法，在所述第一绝缘膜上沉积第二绝缘膜；以及(d)在所述步骤(c)之后，通过使用包含二氧化铈磨粒的研磨剂进行化学机械抛光将所述第二绝缘膜平坦化；其中所述步骤(d)包括使用第一浆料的第一抛光步骤和使用第二浆料的第二抛光步骤，在将不平坦的表面平坦化时所述第一抛光步骤的抛光速率急剧下降，而所述第二抛光步骤的抛光速率比所述第一抛光步骤的抛光速率快；以及其中所述第二浆料为利用水稀释的所述第一浆料。 | ||
| 地址 | 日本神奈川县横浜市 | ||