发明名称 制造闪存器件的方法
摘要 本发明提供一种制造闪存器件的方法。依据本发明,可形成浮置栅极且通过使用一导电层而不使用SA-STI工艺,单元间的距离可被充份地确保。因此能最小化相邻单元间的干扰现象。此外,在形成仅覆盖高压晶体管区域的光致抗蚀剂膜之后蚀刻隔离膜,或栅极氧化物膜在以一厚度蚀刻半导体衬底之后形成,使得单元区域与高压晶体管区域之间的步阶相同。因此,耦合率可增大。此外,当以预定深度蚀刻隔离膜以控制EFH时对隧道氧化物膜、半导体衬底或浮置栅极的损坏可以通过以一方式控制EFH而被防止,所述方式为导电层间隔物形成在浮置栅极的侧壁上且隔离膜被进一步蚀刻。
申请公布号 CN1992231B 申请公布日期 2010.07.07
申请号 CN200610162796.6 申请日期 2006.11.23
申请人 海力士半导体有限公司 发明人 黄畴元;朴丙洙;李佳姬
分类号 H01L21/8247(2006.01)I;H01L21/762(2006.01)I 主分类号 H01L21/8247(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 张波
主权项 一种制造闪存器件的方法,该方法包括步骤:提供半导体衬底,其中定义包括单元区域和高压晶体管区域的多个区域;分别在该单元区域和该高压晶体管区域的半导体衬底上形成具有不同厚度的隧道氧化物膜和栅极氧化物膜;形成第一导电层和硬掩模膜于整个结构上,蚀刻形成在该单元区域中的膜和形成在该高压晶体管区域中的膜的预定区域,且然后以预定深度蚀刻该半导体衬底,由此形成多个沟槽;形成绝缘膜以埋覆该多个沟槽、抛光该绝缘膜,且剥离该硬掩模膜从而形成多个隔离膜;形成覆盖该高压晶体管区域且开放该单元区域的掩模,且然后以预定厚度仅蚀刻该单元区域的形成在该多个沟槽中的该多个隔离膜从而暴露该单元区域中的第一导电层的侧面;剥离该掩模且然后以预定厚度蚀刻该单元区域和该高压晶体管区域的该隔离膜;以及在整个结构上依序形成电介质膜和第二导电层,且图案化该第二导电层从而形成单元栅极和高压晶体管栅极。
地址 韩国京畿道