发明名称 |
使用沟道隔离切换的非易失性存储器的升压 |
摘要 |
通过防止在所选NAND串中的源极侧升压来在非易失性存储器中降低编程干扰。使用包括隔离字线的自升压模式。在对隔离字线的漏极侧上的沟道升压之前,对隔离字线的源极侧上的禁止的NAND串的沟道区升压。另外,在源极侧升压期间,把靠近隔离字线的存储元件保持在导电状态,以便源极侧沟道被连接到漏极侧沟道。以此方式,在所选NAND串中,不能发生源极侧升压,且因此可以防止由于源极侧而导致的编程干扰。在源极侧升压之后,把源极侧沟道与漏极侧沟道隔离,且进行漏极侧升压。 |
申请公布号 |
CN101715596A |
申请公布日期 |
2010.05.26 |
申请号 |
CN200880015285.9 |
申请日期 |
2008.05.02 |
申请人 |
桑迪士克公司 |
发明人 |
董颖达;杰弗里·W·卢茨;李世俊;格里特·J·赫明克;大和田健 |
分类号 |
G11C16/04(2006.01)I |
主分类号 |
G11C16/04(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
黄小临 |
主权项 |
一种用于操作非易失性存储器的方法,包括:在升压在第二字线的漏极侧上的至少一个NAND串之前,对在第一字线的源极侧上的该至少一个NAND串进行第一升压,该第二字线位于该第一字线的漏极侧上,包括了第一和第二字线的多个字线与该至少一个NAND串相关,且该至少一个NAND串具有多个非易失性存储元件;在第一升压期间,向第一字线施加电压,用于使得该多个非易失性存储元件中与第一字线相关的第一非易失性存储元件处于导电状态,且向第二字线施加电压,用于使得该多个非易失性存储元件中与第二字线相关的第二非易失性存储元件处于导电状态;以及在第一升压之后,对第二字线的漏极侧上的该至少一个NAND串进行第二升压,同时向第一字线施加电压,用于使得该第一非易失性存储元件处于非导电状态,且同时向第二字线施加编程电压。 |
地址 |
美国加利福尼亚州 |