存储器系统及用于编程该存储器系统的方法

摘要

将一约为一到三伏的较低电压而不是一中间V_PASS电压(例如，约五到十伏)施加到直接与一NAND快闪装置(100)的源极(SGS)或漏极侧选择栅相邻的字线零(WL0)，以减少或防止在NAND串的不同单元的编程循环期间耦合到字线零的存储器单元的阈值电压发生偏移。这可在包括擦除区域自升压和本地自升压方案在内的多种不同自升压方案中的任何一者中实施。

主权项

1.一种用于编程一存储器系统的方法，所述系统包含用于存储不同电荷状态的多个电荷存储晶体管串，所述串中的每一者都包括两个选择晶体管，所述串中的每一者都连接在复数个位线中的一者与一源极线之间，所述串由一组共用字线控制，其中在所述串中的一第一串中且与所述第一串中的所述两个选择晶体管中的一者相邻的至少一第一晶体管处于一所要的电荷存储状态，所述方法包含：通过所述字线中的一者，将一编程电压电平施加到一电容性地与所述串中不同于所述第一串的一第二串中的一第二晶体管耦合的控制栅，以编程所述第二晶体管，当距离所述源极线比距离连接到所述第二串的所述位线更近的电荷存储晶体管被编程时所述第二晶体管通过所述第二串中的三个或三个以上电荷存储晶体管而与所述源极线分离，或当距离所述位线比距离所述源极线更近的电荷存储晶体管被编程时所述第二晶体管通过所述第二串中的三个或三个以上电荷存储晶体管而与连接到所述第二串的所述位线分离；和通过将电压电平耦合到所述第一串中的所述晶体管中的一些晶体管，来通过所述字线中的一些字线升压所述第一串晶体管的沟道区域的电位以减少编程干扰，其中所述第一串中的所述晶体管中的一些晶体管的所述沟道区域的所述电位经升压，以使得所述第一串中的所述一个选择晶体管的所述漏极或源极侧处的击穿减小到不会导致所述第一晶体管的所要电荷存储状态改变成一不同的电荷状态的程度。