| 摘要 |
APARELHO E MéTODO PARA DECODIFICAR SINAIS CODIFICADOS COM VERIFICAçAO DE PARIDADE DE BAIXA DENSIDADE. As modalidades divulgadas dizem respeito a um aparelho e um método para decodificar sinais em um receptor, tais como sinais que usam correção de erro com verificação de paridade de baixa densidade. O aparelho inclui um circuito de ligação (100) . O circuito de ligação (100) pode incluir uma primeira memória (302), um primeiro e um segundo blocos de processamento (306, 308), e também inclui um primeiro circuito de deslocamento (305) para deslocar dados antes de entrar em um dos blocos de processamento (306) e um segundo circuito de deslocamento (309) para inverter o primeiro deslocamento depois de sair do bloco de processamento (306) . O circuito de ligação (100) também pode incluir uma segunda memória (312) usada para armazenamento intermediário e compartilhada pelos primeiro e segundo blocos de processamento (306, 308) . O método (400) inclui ler dados de uma memória (402), deslocar os dados antes do processamento (404), processar os dados (406) e, então, deslocar para trás os dados (408) antes de regrava-los na memória (410) |
