发明名称 频谱管理装置、方法及系统
摘要 一可重新配置式部分响应编码器,系可管理一数位信号之发射频谱。
申请公布号 TWI256777 申请公布日期 2006.06.11
申请号 TW093134907 申请日期 2004.11.15
申请人 英特尔公司 发明人 哈伯 杰佛瑞;特许 艾尼斯特
分类号 H04B1/04;H04L25/08 主分类号 H04B1/04
代理机构 代理人 恽轶群 台北市松山区南京东路3段248号7楼;陈文郎 台北市松山区南京东路3段248号7楼
主权项 1.一种频谱管理方法,其系包括下列动作: 使资料通过一可重新配置式部分响应编码器,藉以 建立一频谱陷波;以及 修改该可重新配置式部分响应编码器之特性,藉以 改变该频谱陷波之一频率特性。 2.如申请专利范围第1项之方法,其中进一步包括将 该资料在通过该可重新配置式部分响应编码器之 前预先加以编码。 3.如申请专利范围第2项之方法,其中进一步包括使 该资料通过一频谱白化编码器。 4.如申请专利范围第1项之方法,其中修改该可重新 配置式部分响应编码器之特性的该动作,系包括修 改该可重新配置式部分响应编码器之一时钟频率 。 5.一种频谱管理方法,其系包括下列动作: 检测透过一无线链路接收到之一资料串流内的错 误;以及 修改一数位资料埠内之一个部分响应编码器的特 性,藉以减少该等错误。 6.如申请专利范围第5项之方法,其中该修改特性之 动作系包括修改一时钟频率。 7.如申请专利范围第5项之方法,其中: 该无线链路系在一频带内运作;以及 修改一个部分响应编码器之特性的该动作系包括 相对于该频带移动一频谱陷波。 8.如申请专利范围第7项之方法,其中该修改特性之 动作系包括修改该部分响应编码器用以运作之一 时钟频率。 9.一种频谱管理装置,其系包括: 一可重新配置式部分响应编码器,而该可重新配置 式部分响应编码器用于编码资料及在一无线频带 之区域内建立一频谱陷波。 10.如申请专利范围第9项之装置,其中该频谱陷波 系在大约800 MHz与900 MHz之间。 11.如申请专利范围第9项之装置,其中进一步包括 一可缩减无线频谱中超过该频谱陷波之频谱能量 的低通滤波器。 12.如申请专利范围第9项之装置,其中该可重新配 置式部分响应编码器系实作具现为1-D4模式。 13.如申请专利范围第12项之装置,其中该可重新配 置式部分响应编码器系运作于大约3.4 GHz之时钟频 率下。 14.如申请专利范围第9项之装置,其中该可重新配 置式部分响应编码器系实作具现为1-D2模式。 15.如申请专利范围第9项之装置,其中该可重新配 置式部分响应编码器系实作具现为1+D模式。 16.如申请专利范围第9项之装置,其中该无线频带 系对应于一些全球定位系统(GPS)信号。 17.如申请专利范围第9项之装置,其中该无线频带 系对应于一些细胞式行动电话信号。 18.如申请专利范围第9项之装置,其中该无线频带 系对应于一些无线区域网路(WLAN)信号。 19.一种频谱管理装置,其系包括: 一无线介面电路;和 一包括一可建立一频谱陷波之部分响应编码器的 数位介面电路。 20.如申请专利范围第19项之装置,其中该频谱陷波 在频率上系接近该无线介面电路之一运作频率。 21.如申请专利范围第19项之装置,其中该部分响应 编码器系实作具现为1-D4模式。 22.如申请专利范围第19项之装置,其中该数位介面 电路进一步包括一可免除一接收器中对记忆体之 需要的预编码器。 23.如申请专利范围第19项之装置,其中该无线介面 电路包含一全球定位系统(GPS)接收器。 24.如申请专利范围第19项之装置,其中该无线介面 电路包含一细胞式行动电话介面。 25.如申请专利范围第19项之装置,其中该无线介面 电路包含一无线区域网路介面。 26.一种频谱管理系统,其系包括: 一第一积体电路,其系包括一无线介面电路和一具 有一可缓和对该无线介面电路之干扰的部分响应 编码器之数位资料埠; 一第二积体电路,其可与该第一积体电路之该数位 资料埠进行数位通讯;和 一全指向性天线,其系与该第一积体电路之该无线 介面电路相耦合。 27.如申请专利范围第26项之频谱管理系统,其中该 无线介面电路包含运作于大约800 MHz与约900 MHz之 间之一个无线介面装置。 28.如申请专利范围第26项之频谱管理系统,其中该 无线介面电路包含运作于大约2.4 GHz与约2.5 GHz之 间之一个无线介面装置。 29.如申请专利范围第26项之频谱管理系统,其中该 部分响应编码器系包括一可实作具现为1-D4模式之 滤波器。 30.如申请专利范围第26项之频谱管理系统,其中系 进一步包括一适应电路,用以测量该无线介面电路 所接收之资料中的错误,以及修改该部分响应编码 器之特性。 图式简单说明: 第1图系显示一电子系统之方块图; 第2图系显示一数位资料埠之简图; 第3图系显示一可重新配置式部分响应编码器之简 图; 第4图系显示一数位资料埠之简图; 第5和6图系显示一些互相连接之数位资料埠的简 图; 第7图系显示波幅相对频率之曲线图; 第8图系显示一电子系统之方块图;而 第9和10图则系显示一些依据本发明之多种实施例 的流程图。
地址 美国