| 主权项 |
1.一种半导体装置,系将半导体晶片封装于载膜上,该载膜系由绝缘基带:具有开口部;及,导电配线:形成于上述绝缘基带之一主平面,具有在上述开口部电气连接于上述半导体晶片的内部引线部所构成,其特征在于:和上述绝缘基带不同的有机绝缘膜如覆盖上述导电配线和上述内部引线而支持该内部引线部般地形成于上述载膜上者。2.根据申请专利范围第1项之半导体装置,其中在上述有机绝缘膜和半导体晶片之间形成密封树脂。3.根据申请专利范围第2项之半导体装置,其中上述密封树脂系各向异性导电树脂。4.根据申请专利范围第3项之半导体装置,其中以由热硬化性树脂构成的绝缘性密封树脂和导电粒子形成上述各向异性导电树脂。5.根据申请专利范围第4项之半导体装置,其中在由塑胶构成之珠上包覆金属。6.根据申请专利范围第1项之半导体装置,其中透过凸起连接上述半导体晶片和内部引线部。7.根据申请专利范围第6项之半导体装置,其中上述凸起系在镍层上覆盖金之结构。8.根据申请专利范围第6项之半导体装置,其中上述凸起形成于半导体晶片上。9.根据申请专利范围第6项之半导体装置,其中上述凸起形成于内部引线部上。10.根据申请专利范围第1项之半导体装置,其中在覆盖上述内部引线部之有机绝缘膜与半导体晶片对向的部分至少一处形成贯通该有机绝缘膜的开口部。11.根据申请专利范围第1项之半导体装置,其中以保护用树脂覆盖上述半导体晶片。12.一种半导体装置之制造方法,系将半导体晶片封装于载膜上,该载膜系绝缘基带:具有开口部;及,导电配线:形成于上述绝缘基带之一主平面,具有在上述开口部电气连接于上述半导体晶片的内部引线部所构成,其特征在于:在上述载膜之内部引线部形成密封树脂后,将半导体晶片透过上述密封树脂压接于上述内部引线部,电气接合该内部引线部和半导体晶片者。13.根据申请专利范围第12项之半导体装置之制造方法,其中上述密封树脂系各向异性导电树脂。14.根据申请专利范围第12项之半导体装置之制造方法,其中半导体晶片和内部引线部的压接制程包含:暂时压接制程:在载膜之密封树脂形成面如半导体晶片之配线图案部接合般地暂时压接该半导体晶片;及,正式压接制程:将上述所暂时压接的半导体晶片如该半导体晶片之配线图案部和上述内部引线部电气接合般地再紧压而正式压接。15.根据申请专利范围第14项之半导体装置之制造方法,其中分别以另外装置进行上述暂时压接制程和正式压接制程。16.一种载膜带,系由绝缘基带:具有开口部;及,导电配线:形成于上述绝缘基带之一主平面,具有在上述开口部电气连接于所封装半导体晶片的内部引线部所构成,其特征在于:和上述绝缘基带不同约有机绝缘膜如覆盖上述导电配线和上述内部引线部而支持该内部引线部般地所形成者。17.根据申请专利范围第16项之载膜带,其中在上述绝缘基带上至少两处形成半导体晶片连并接时定位用的对准部。18.根据申请专利范围第17项之载膜带,其中上述对准部形成于不以支持上述内部引线部的有机绝缘膜覆盖之处。19.根据申请专利范围第16项之载膜带,其中上述内部引线部延设到上述开口部之中心附近。20.一种载膜带之制造方法,系由绝缘基带:具有开口部;及,导电配线:形成于上述绝缘基带之一主平面,具有在上述开口部电气连接于所封装半导体晶片的内部引线部所构成,其特征在于:包含第一制程:在上述绝缘基带上形成封装半导体晶片的开口部;第二制程:在上述绝缘基带之一主平面形成导电配线,该导电配线系内部引线部突出上述开口部般地形成图案:及,第三制程:为支持上述内部引线部而包含该内部引线部在内以有机绝缘膜覆盖导电配线者。21.一种载膜带之制造方法,系由绝缘基带:具有开口部;及,导电配线:形成于上述绝缘基带之一主平面,具有在上述开口部电气连接于所封装半导体晶片的内部引线部所构成,其特征在于:包含第一制程:在上述绝缘基带之一主平面图案形成封装半导体晶片的导电配线;第二制程:以有机绝缘膜覆盖上述所形成图案的导电配线;及,第三制程:为了在上述导电配线之内部引线部为上述有机绝缘膜所支持的状态下,上述内部引线部露出,而在和上述绝缘基带之导电配线形成面相反面形成封装半导体晶片的开口部者。图式简单说明:第一图为关于本发明一实施例之半导体装置的概略截面图。第二图为第一图所示之半导体装置的底面图。第三图为使用第一图所示之半导体装置之液晶模组的概略截面图。第四图为关于本发明其他实施例之半导体装置的概略截面图。第五图为关于本发明另外其他实施例之半导体装置的概略截面图。第六图为关于本发明另外其他实施例之半导体装置的概略截面图。第七图为关于本发明另外其他实施例之半导体装置的概略截面图。第八图为关于本发明另外其他实施例之半导体装置的概略截面图。第九图为关于本发明另外其他实施例之半导体装置的概略截面图。第十图为用于本发明之半导体装置之载膜的底面图。第十一图为用于本发明之半导体装置之其他载膜的底面图。第十二图为用于本发明之半导体装置之另外其他载膜的底面图。第十三图(a)为显示半导体晶片和内部引线之暂时压接制程的说明图。第十三图(b)为显示本发明之半导体装置之制造装置,系显示半导体晶片和内部引线之正式压接制程的说明图。第十四图(a)-(k)为显示用于本发明之半导体装置之载膜制程的说明图。第十五图(a)-(i)为显示用于本发明之半导体装置之载膜其他制程的说明图。第十六图为习知半导体装置的概略截面图。第十七图为用于第十六图所示之半导体装置之载膜的平面图。第十八图(a)-(i)为显示第十六图所示之载膜制程的说明图。第十九图为习知其他半导体装置的概略截面图。第二十图为习知另外其他半导体装置的概略截面图。 |
