发明名称 |
并行处理器中的多线程执行 |
摘要 |
说明一并行、基于硬件的多线程处理器。该处理器包括一协调系统功能的通用处理器和支持多硬件线程的多个微引擎。该处理器还包含一具有第1存储控制器和第2存储控制器的存储器控制系统,第1存储控制器根据存储器指针是指向偶数存储组还是指向奇数存储组对存储器指针分类,第2存储控制器则根据存储器指针是读指针还是写指针对存储器指针优化。 |
申请公布号 |
CN100378655C |
申请公布日期 |
2008.04.02 |
申请号 |
CN00815246.2 |
申请日期 |
2000.08.17 |
申请人 |
英特尔公司 |
发明人 |
D·伯恩斯坦因;D·F·胡珀;M·J·阿迪莱塔;G·沃尔里奇;W·维勒 |
分类号 |
G06F9/38(2006.01);G06F9/30(2006.01) |
主分类号 |
G06F9/38(2006.01) |
代理机构 |
上海专利商标事务所有限公司 |
代理人 |
张政权 |
主权项 |
1.一种经过微控制的功能性执行单元,其特征在于,包括:一存储微程序的控制存储器;一保持多个微程序计数器和对指令进行译码的译码逻辑的微引擎控制器;配置为逻辑上分成一个或多个寄存器窗口的寄存器集,所述寄存器窗口对应于所述经过微控制的功能性执行单元中可执行的多个线程;以及一环境事件仲裁器,响应外部标志,判断该经过微控制的功能性执行单元可执行的所述多个线程中的哪一个升级到执行状态。 |
地址 |
美国加利福尼亚州 |