发明名称 减少在分支目标位址快取记忆体搜寻的方法与装置
摘要 本发明揭示一种用于减少对一分支目标位址快取记忆体(BTAC)之搜寻的技术。在此技术中,自该 BTAC 撷取一分支目标位址,以回应于在一指令快取记忆体(I-cache)中搜寻一指令位址之一失败。该分支目标位址系与该指令位址相关联。自该 BTAC 撷取之该分支目标位址系储存于该指令快取记忆体中。使用此所揭示之技术,在该指令快取记忆体中搜寻随后之指令位址(不与该BTAC 并行进行),因此藉由减少不必要的 BTAC 搜寻而节省功率。
申请公布号 TW200815981 申请公布日期 2008.04.01
申请号 TW096130402 申请日期 2007.08.16
申请人 高通公司 发明人 麦可 莫洛
分类号 G06F12/06(2006.01);G11C8/18(2006.01) 主分类号 G06F12/06(2006.01)
代理机构 代理人 陈长文
主权项
地址 美国