发明名称 METHOS AND APPARATUS FOR DESIGNING INTEGRATED CIRCUIT LAYOUTS
摘要
申请公布号 EP1759322(A4) 申请公布日期 2008.03.12
申请号 EP20050740554 申请日期 2005.04.29
申请人 CADENCE DESIGN SYSTEMS, INC. 发明人 SCHEFFER, LOUIS, K.;TEIG, STEVEN
分类号 G06F17/50;G03F1/36 主分类号 G06F17/50
代理机构 代理人
主权项
地址