| 主权项 |
1.一种记忆体元件,其系包含: 一个唯读记忆体单元,其系硬程式规划至一个第一 资料状态; 一个动态记忆体单元;及 存取电路,其系连接该唯读记忆体单元及该动态记 忆体单元至差动位元线。 2.如申请专利范围第1项之记忆体元件,其中,该存 取电路系包含: 一个第一电晶体,其系连接于该唯读记忆体单元及 一个第一位元线之间;及 一个第二电晶体,其系连接于该动态记忆体单元及 一个第二位元线之间,其中,该第一电晶体及该第 二电晶体之闸极连结系连接至不同的字元线。 3.如申请专利范围第1项之记忆体元件,其中,该唯 读记忆体单元系硬程式规划成VCC。 4.如申请专利范围第1项之记忆体元件,其中,该唯 读记忆体单元系硬程式规划成VSS。 5.如申请专利范围第1项之记忆体元件,其中,该唯 读记忆体单元系为一个电容器单元,系使用一个电 位以将该唯读记忆体单元之一个介电层短路而硬 程式规划该电容器单元。 6.如申请专利范围第1项之记忆体元件,其中,该唯 读记忆体单元系为一个电容器单元,系以一个实体 导电体制造于该唯读记忆体单元之电容器电极之 间而硬程式规划该电容器单元。 7.如申请专利范围第1项之记忆体元件,其中,该唯 读记忆体单元系为一个电容器单元,其系藉由提供 由该唯读记忆体单元之一个储存节点而来之高漏 失路径而硬程式规划该电容器单元。 8.如申请专利范围第1项之记忆体元件,其中,该唯 读记忆体单元系为一个电容器单元,其系藉由实体 上短路该唯读记忆体单元之一个储存节点以接收 一个电压讯号而硬程式规划该电容器单元。 9.一种内建半密度唯读记忆体之动态随机存取记 忆体元件,其系包含: 一个动态随机存取记忆体阵列,其系包含第一动态 记忆体单元; 一个唯读记忆体阵列,其系包含硬程式规划之非挥 发性记忆体单元及第二动态记忆体单元; 感测放大器电路,其系连接至该唯读记忆体阵列之 差动位元线; 复数个字元线,其用以存取该记忆体唯读记忆体阵 列之列;及 存取电路,其系连接该些非挥发性记忆体单元之一 及该第二动态记忆体单元之一至该差动位元线,以 回应一对字元线讯号。 10.如申请专利范围第9项之内建半密度唯读记忆体 之动态随机存取记忆体元件,其中,该存取电路系 包含: 一个第一电晶体,其系连接于该非挥发性记忆体单 元及一个第一位元线之间;及 一个第二电晶体,其系连接于该第二动态记忆体单 元及一个第二位元线之间,其中,该第一电晶体及 第二电晶体之闸极连结系分别连接成接收第一及 第二字元线讯号。 11.如申请专利范围第9项之内建半密度唯读记忆体 之动态随机存取记忆体元件,其中,该非挥发性记 忆体单元系硬程式规划成VCC,且该第二动态记忆体 单元系不被程式规划。 12.如申请专利范围第9项之内建半密度唯读记忆体 之动态随机存取记忆体元件,其中,该非挥发性记 忆体单元系硬程式规划成VSS,且该第二动态记忆体 单元系不被程式规划。 13.如申请专利范围第9项之内建半密度唯读记忆体 之动态随机存取记忆体元件,其中,该唯读记忆体 单元系为一个电容器单元,其系藉由下列方式而予 以硬程式规划: 使用一个电位以短路该唯读记忆体单元之一个介 电层, 使用制造于该唯读记忆体单元之电容器电极之间 之一个实体导电体, 使用由该唯读记忆体单元之一个储存节点而来之 一个高漏失路径,或者 使用该唯读记忆体单元之一个储存节点之间之一 个实体短路,以接收一个电压讯号。 14.一种半密度唯读记忆体,其系包含: 一个唯读记忆体阵列,该唯读记忆体阵列之每一个 系包含第一及第二记忆体单元,该第一记忆体单元 系以非挥发性之方式硬程式规划成为一个第一电 压,且该第二记忆体单元系为一个挥发性的记忆体 单元电容器;及 存取电路,其系连接成读取每一个唯读记忆体单元 ,其中,该存取电路系电性地连接该第一及第二记 忆体单元至差动感测电路。 15.如申请专利范围第14项之半密度唯读记忆体,其 中,该第一电压系具有VCC之准位。 16.如申请专利范围第14项之半密度唯读记忆体,其 中,该第一电压系具有VSS之准位。 17.一种操作一个唯读记忆体之方法,其系包含下列 步骤: 藉由硬程式规划该第一记忆体单元成为一个第一 电压准位而以非挥发性之方式程式规划一个第一 记忆体单元成为一个第一资料状态; 提供一个非程式规划之挥发性记忆体单元;及 存取该第一及第二记忆体单元电容器,以回应字元 线讯号。 18.如申请专利范围第17项之操作一个唯读记忆体 之方法,其中,该第一记忆体单元系为一个电容器, 其系具有永远连结在一起之第一及第二电极。 19.如申请专利范围第18项之操作一个唯读记忆体 之方法,其中,藉由施加足以使该第一记忆体单元 电容器之一个中间介电质崩溃之电位,而使该第一 及第二电容器电极永远连结在一起。 20.如申请专利范围第18项之操作一个唯读记忆体 之方法,其中,藉由制造于该第一及第二电容器电 极之间之一个导体,而使该第一及第二电容器电极 永远连结在一起。 21.如申请专利范围第17项之操作一个唯读记忆体 之方法,其中,该第一记忆体单元系包含一个电性 连结至一个偏压之电极。 22.如申请专利范围第21项之操作一个唯读记忆体 之方法,其中,该电极系电性地连结至一个等于VCC 或者VSS之偏压。 图式简单说明: 第1图系为本发明之一个实施例之一个内建唯读记 忆体之动态随机存取记忆体之简化方块图;及 第2A图系显示第1图之该记忆体之一个实施例之一 对互补位元线;及 第2B图系显示第1图之该记忆体之另一个实施例之 一对互补位元线。 |
