发明名称 |
一种准绝对式光电轴角编码器处理电路 |
摘要 |
一种准绝对式光电轴角编码器处理电路,属于光电测量技术领域中涉及的一种编码器数据处理电路。要解决的技术问题是:提供一种准绝对式光电轴角编码器处理电路。技术方案包括增量式编码器、大规模可编程逻辑阵列、微控制器系统、断电记忆电路、接口电路。增量式编码器的两路信号A和B送入大规模可编程逻辑阵列进行倍频及计数,大规模可编程逻辑阵列的输出端与微控制器系统的输入端联接,微控制器系统的输出/输入端分别与断电记忆电路和接口电路的输入/输出端联接;大规模可编程逻辑阵列的计数数值由微控制器读入,进行运算处理后通过接口电路输出编码器角位置值。该电路掉电后再通电工作时计数脉冲数不丢失。 |
申请公布号 |
CN101082508A |
申请公布日期 |
2007.12.05 |
申请号 |
CN200610016904.9 |
申请日期 |
2006.06.02 |
申请人 |
中国科学院长春光学精密机械与物理研究所 |
发明人 |
李葆勇;万秋华 |
分类号 |
G01D5/26(2006.01);G01D5/12(2006.01) |
主分类号 |
G01D5/26(2006.01) |
代理机构 |
长春菁华专利商标代理事务所 |
代理人 |
赵炳仁 |
主权项 |
1.一种准绝对式光电轴角编码器处理电路,包括增量式编码器、接口电路;其特征在于还包括大规模可编程逻辑阵列CPLD(5),微控制器系统(6),断电记忆电路(7);增量式编码器(4)的输出端与大规模可编程逻辑阵列CPLD(5)的输入端联接,增量式编码器(4)的互差1/4周期的两路信号A和B送入大规模可编程逻辑阵列CPLD(5)的46、48脚进行倍频及计数,大规模可编程逻辑阵列CPLD(5)的输出端与微控制器系统(6)的输入端联接,微控制器系统的输出/输入端分别与断电记忆电路(7)和接口电路(8)的输入/输出端联接;大规模可编程逻辑阵列CPLD(5)的计数数值由微控制器(6)读入,进行运算处理后通过其11脚送入接口电路(8)的4脚,输出编码器角位置值。 |
地址 |
130031吉林省长春市东南湖大路16号 |