| 主权项 |
1.一种可防止静电破坏之记忆装置,其主要构造系 包括有: 一记忆模组,其前端设有一排插,排插内设有复数 个插孔,插孔内设有一可与记忆模组电性连接之金 属接点,而记忆模组系可选择为一SD记忆模组、MMC 记忆模组、XD记忆模组及MS记忆模组之其中之一; 及 一介面连接器,其前端可选择连接有一应用装置及 一介面连接头之其中之一,而其后端则设有一可与 该记忆模组之排插相互插合之排针。 2.如申请专利范围第1项所述之记忆装置,其中该介 面连接器之介面连接头系可选择为一USB介面连接 头、IEEE1394介面连接头、SM介面连接头、CF介面连 接头、MS介面连接头及XD介面连接头之其中之一者 。 3.如申请专利范围第1项所述之记忆装置,其中该记 忆模组外尚可设有一保护壳体,该保护壳体可用以 包覆该记忆模组。 4.如申请专利范围第1项所述之记忆装置,其中该记 忆模组之前端系设有一排针,而该介面连接器之后 端则相对应设有一排插。 5.一种可防止静电破坏之记忆装置,其主要系在一 记忆模组之前端设有一排插,该排插内设有数个插 孔,而该插孔内设有一可与该记忆模组电性连接之 金属接点。 6.如申请专利范围第5项所述之记忆装置,其中该记 忆模组系可选择为一SD记忆模组、MMC记忆模组、XD 记忆模组及MS记忆模组之其中之一者。 7.如申请专利范围第5项所述之记忆装置,其中该记 忆模组外尚可设有一保护壳体,该保护壳体可用以 包覆该记忆模组。 8.如申请专利范围第5项所述之记忆装置,其中该记 忆模组之前端亦可直接设有一可取代该排插之排 针,而该排针系可与该记忆模组电性连接者。 图式简单说明: 第1图:系为习用SD记忆卡之立体示意图。 第2图:系为本发明可变换介面之记忆装置之立体 示意图。 第3图:系为本发明如第2图所示实施例之介面实施 示意图。 第4A至4C图:系为本发明又一实施例之个别立体示 意图。 第5图:系为本发明又一实施例立体示意图。 |
