半导体记忆装置

摘要

本发明提供一种即使因低电压化或温度变化等的影响，导致半导体记忆装置的晶体管性能偏差，也能够稳定工作的半导体记忆装置。设有按照记忆信息，变更伪读出线(DRD)的负荷电容的复位伪单元(121…)，按照温度条件、电压条件等使用环境，给复位伪单元(121…)设定记忆信息。这样，按照对预充电给上述伪读出线(DRD)的电荷进行放电所引起的上述伪读出线(DRD)的电压变化，控制存储单元(111…)的读出时序等。

主权项

1.一种半导体记忆装置，具有：存储单元阵列，由存储单元排列成矩阵状而构成；读出字线，其以上述存储单元阵列中的行单位与上述存储单元相连接，对上述存储单元传输用于读出的读出控制信号；读出线，其以上述存储单元阵列中的列单位与上述存储单元相连接，传输存储单元所输出的信息；伪单元阵列，由记忆所赋予的信息的多个伪存储单元排列构成；伪读出线，其将上述多个伪存储单元共同连接；伪读出线预充电电路，其对上述伪读出线预充电荷；以及放电电路，其对由上述伪读出线预充电电路所预充电的上述伪读出线的电荷进行放电，上述伪存储单元构成为，按照所记忆的信息，改变上述伪读出线的负荷电容，自上述存储单元的信息读出，按照上述放电电路的放电所引起的上述伪读出线的电位变化而被控制。