发明名称 利用多个重组记忆体以执行多个功能的方法和装置
摘要 一种封包处理系统,包含用于执行一第一功能之第一处理电路,及用于储存接收封包之耦合于该第一处理电路的第一记忆体电路,其中至少一部分由该第一记忆体电路储存之封包,根据第一功能而可由第一处理电路使用。该封包处理系统进一步包含用于执行一第二功能之至少第二处理电路,及用于储存至少一部分之储存于第一记忆体电路中之相同封包之耦合于该二处理电路的至少第二记忆体电路,其中至少一部分之储存于第二记忆体电路中之封包,根据第二功能而可由第二处理电路使用。在一说明性实施例中,该第一处理电路及第二处理电路操作于一例如为一路由器的封包切换装置中。在这种情况下,该第一处理电路及第二处理电路操作于一封包网路界面及该封包切换装置之一切换结构之间。
申请公布号 TWI254529 申请公布日期 2006.05.01
申请号 TW091135163 申请日期 2002.12.04
申请人 艾基尔系统公司 发明人 格瑞格A. 布查德;莫利西欧 卡尔;乔尔R. 大维森;麦克W. 哈沙威;詹姆斯T. 克克;克里斯多夫 布莱恩 瓦顿
分类号 H04L12/54 主分类号 H04L12/54
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种处理系统,其包含: 第一处理电路,用于执行一第一功能; 第一记忆体电路,其耦合于该第一处理电路,用于 储存接收的封包,至少一部分由该第一记忆体电路 储存之该封包,根据该第一功能可由该第一处理电 路使用; 至少第二处理电路,用于执行一第二功能;及 至少第二记忆体电路,其耦合于该第二处理电路, 用于储存至少一部分之储存于该第一记忆体电路 中之相同封包,至少一部分之储存于该第二记忆体 电路中之该封包,根据该第二功能可由该第二处理 电路使用。 2.如申请专利范围第1项之系统,其中该第一处理电 路、该第一记忆体电路、该第二处理电路及该第 二记忆体电路在相同的积体电路上实施。 3.如申请专利范围第1项之系统,其中该第一处理电 路及该第一记忆体电路在一第一积体电路上实施, 该第二处理电路及该第二记忆体电路在一第二积 体电路上实施。 4.如申请专利范围第1项之系统,其中系根据相同积 体电路执行该第一功能及该第二功能。 5.如申请专利范围第1项之系统,其中系根据不同积 体电路执行该第一功能及该第二功能。 6.如申请专利范围第1项之系统,其中该第一处理电 路及该第一记忆体电路包含一网路处理器。 7.如申请专利范围第1项之系统,其中该第二处理电 路及该第二记忆体电路包含一流量管理器。 8.如申请专利范围第1项之系统,其进一步包含: 第一重组电路,其耦合于该第一记忆体电路,在储 存该资料于该第一记忆体电路中之前,重组之接收 封包的次组合;及 至少第二重组电路,其耦合于该第二记忆体电路, 在储存该封包于该第二记忆体电路中之前,重组至 少一部分由该第一重组电路重组之相同用户之封 包。 9.一种用于一处理系统中之方法,其中该处理系统 系响应于封包,该方法包含下列步骤: 在一第一重组器中重组接收封包的次组合成为重 组封包;及 储存该重组封包于一第一记忆体中,至少一部分由 该第一记忆体电路储存之该重组封包,根据该第一 功能可由一第一处理电路使用; 其中至少一部分之由该第一重组器所重组之接收 封包系的次组合可以在至少一第二重组器中重组, 用于储存于一第二记忆体中而根据一第二功能可 由至少一第二处理器所使用。 10.一种用于一处理系统中之装置,其中该处理系统 系响应于封包,该装置包含: 一第一记忆体;及 一第一处理器,其可操作以:(i)重组接收封包的次 组合成为重组封包;及(ii)造生该重组封包储存在 该第一记忆体中,至少一部分由该第一记忆体储存 之重组封包根据一第一功能而使用; 其中至少一部分由该第一重组器重组之接收封包 的次组合可由至少一第二处理器重组,用于储存于 至少一第二记忆体中,而可根据一第二功能所使用 。 图式简单说明: 图1系说明根据本发明之一实施例,利用多个重组 记忆体之一封包处理系统之方块图。 图2系说明根据本发明之一实施例,利用多个重组 记忆体之一封包处理方法之流程图。 图3系说明根据本发明之一实施例,利用二个分别 用于执行封包分类,及封包排序功能之重组记忆体 之一封包处理系统之方块图。
地址 美国