| 主权项 |
1.一种嵌埋抗蚀剂之方法,其包含有: 于基板上形成层间膜的步骤; 于上述层间膜形成开口的步骤; 于包含上述开口的上述层间膜上涂敷抗蚀剂膜的 步骤;及 将上述抗蚀剂膜图案加工为与上述开口部大致相 同的形状,而于上述开口内部嵌埋上述抗蚀剂膜的 步骤。 2.一种嵌埋抗蚀剂之方法,其包含有: 于基板上形成层间膜的步骤; 于上述层间膜形成开口的步骤; 于包含上述开口的上述层间膜上涂敷膜的步骤; 于上述膜上涂敷抗蚀剂膜的步骤;及 将上述抗蚀剂膜图案加工为与上述开口部大致相 同的形状,而于上述开口内部嵌埋上述抗蚀剂膜的 步骤。 3.如申请专利范围第1或2项之嵌埋抗蚀剂之方法, 其中,上述抗蚀剂为正型抗蚀剂,使用具有区域小 于上述开口部之遮光部的光罩来图案加工上述抗 蚀剂。 4.如申请专利范围第1或2项之嵌埋抗蚀剂之方法, 其中,上述抗蚀剂为负型抗蚀剂,使用具有区域小 于上述开口部之透光部的光罩来图案加工上述抗 蚀剂。 5.一种半导体装置之制造方法,其包含有: 于基板上形成层间膜的步骤; 于上述层间膜形成开口的步骤; 于包含上述开口的上述层间膜上涂敷抗蚀剂膜的 步骤; 将上述抗蚀剂膜图案加工为与上述开口部大致相 同的形状,而于上述开口内部嵌埋上述抗蚀剂膜的 步骤;及 由嵌埋于上述开口部的上述抗蚀剂膜来遮罩上述 开口部的底部而对上述层间膜进行蚀刻的步骤。 6.一种半导体装置之制造方法,其包含有: 于基板上形成层间膜的步骤; 于上述层间膜形成开口的步骤; 于包含上述开口的上述层间膜上涂敷膜的步骤; 于上述膜上形成抗蚀剂膜的步骤; 将上述抗蚀剂膜图案加工为与上述开口部大致相 同的形状,而于上述开口内部嵌埋上述抗蚀剂膜的 步骤;及 由嵌埋于上述开口部的上述抗蚀剂膜来遮罩上述 开口部的底部而对上述膜进行蚀刻的步骤。 图式简单说明: 图1为显示本发明之实施形态1之半导体装置之电 容器形成制程的剖面图。 图2为显示本发明之实施形态1之半导体装置之电 容器形成制程的俯视图。 图3为显示本发明之实施形态1之半导体装置之电 容器形成制程的剖面图。 图4为显示本发明之实施形态1之半导体装置之电 容器形成制程的剖面图。 图5为显示本发明之实施形态1之半导体装置之电 容器形成制程的剖面图。 图6为显示本发明之实施形态2之半导体装置之电 容器形成制程的剖面图。 图7为说明本发明之实施形态3之半导体记忆装置 之制造步骤用的剖面模式图。 图8为说明本发明之实施形态3之半导体记忆装置 之制造步骤用的剖面模式图。 图9为说明本发明之实施形态3之半导体记忆装置 之制造步骤用的剖面模式图。 图10为说明本发明之实施形态3之半导体记忆装置 之制造步骤用的剖面模式图。 图11为说明本发明之实施形态3之半导体记忆装置 之制造步骤用的剖面模式图。 图12为说明本发明之实施形态3之半导体记忆装置 之制造步骤用的剖面模式图。 图13为说明本发明之实施形态3之半导体记忆装置 之制造步骤用的剖面模式图。 图14为说明本发明之实施形态3之半导体记忆装置 之制造步骤用的剖面模式图。 图15为说明本发明之实施形态3之半导体记忆装置 之制造步骤用的剖面模式图。 图16为说明本发明之实施形态4之场效电晶体之制 造步骤用的剖面模式图。 图17为说明本发明之实施形态4之场效电晶体之制 造步骤用的剖面模式图。 图18为说明本发明之实施形态4之场效电晶体之制 造步骤用的剖面模式图。 图19为说明本发明之实施形态4之场效电晶体之制 造步骤用的剖面模式图。 图20为说明本发明之实施形态4之场效电晶体之制 造步骤用的剖面模式图。 图21为说明本发明之实施形态4之场效电晶体之制 造步骤用的剖面模式图。 图22为说明本发明之实施形态4之场效电晶体之制 造步骤用的剖面模式图。 图23为说明本发明之实施形态4之场效电晶体之制 造步骤用的剖面模式图。 图24为说明本发明之实施形态4之场效电晶体之制 造步骤用的剖面模式图。 图25为说明本发明之实施形态4之场效电晶体之制 造步骤用的剖面模式图。 |
