| 主权项 |
1.一种应用于积体电路之电容制作方法,该电容制作方法主要包含:形成第一导电晶于一基板之上;形成半球形晶粒矽(hemispherical grains silicon; HSG-Si)于该第一导电层之上以曝露该第一导电层;以该半球形晶粒矽做为蚀刻罩幕,利用高选择性蚀刻制程蚀刻该第一导电层;形成介电层于该半球形晶粒矽以及该第一导电层之表面;及形成第二导电层于该介电层之上。2.如申请专利范围第1项之电容制作方法,其中形成上述之半球形晶粒矽之后更包含:以乾蚀刻分离该半球型晶粒矽以曝露部份上述之第一导电层。3.如申请专利范围第1项之电容制作方法,其中上述之第一导电层系选自掺掺杂之复晶矽(doped polysilicon)与同步掺杂制程之复晶矽(in-situdoped polysilicon)之族群之一。4.如申请专利范围第2项之电容制作方法,其中上述之第一导电层系选自掺掺杂之复晶矽(doped polysilicon)与同步掺杂制程之复晶矽(in-situdoped polysilicon)之族群之一。5.如申请专利范围第4项之电容制作方法,其中上述之高选择性蚀刻为利用HNO3/CH3COOH/HF/DI溶液做为蚀刻剂。6.如申请专利范围第4项之电容制作方法,其中上述之高选择性蚀刻为利用热磷酸做为蚀刻剂。7.如申请专利范围第1项之电容制作方法,其中上述之第二导电层系选自掺掺杂之复晶矽(doped polysilicon)与同步掺杂制程之复晶矽(in-situdoped polysilicon)之族群之一。8.如申请导利范围第2项之电容制作方法,其中上述之第二等电层系选自掺掺杂之复晶矽(doped polysilicon)与同步掺杂制程之复晶矽(in-situdoped polysilicon)之族群之一。9.如申请专利范围第1项之电容制作方法,其中上述之电容介电层系选自N/O复合薄膜、O/N/O复合薄膜、BST、PZT与Ta2O5之族群之一。10.一种应用于积体电路之电容制作方法,该电容制作方法主要包含:形成第一导电层于一基板之上;形成半球型晶粒矽于该第一导电层之上;分离该半球型晶粒矽以曝露该第一导电层;以该半球型晶粒矽做为蚀刻罩幕,利用高选择性蚀刻制程蚀刻该第一导电层;形成介电层于该半球型晶粒矽以及该第一导电层之表面;及形成第二等电层于该介电层之上。11.如申请专利范围第10项之电容制作方法,其中上述之第一导电层系遂自掺掺杂之复晶矽(doped polysilicon)与同步掺杂制程之复晶矽(in-situdoped polysilicon)之族群之一。12.如申请专利范围第11项之电容制作方法,其中上述之高选择性蚀刻为利用HNO3/CH3COOH/HF/DI溶液做为蚀刻剂。13.如申请导利范围第11项之电容制作方法,其中上述之高选择性蚀刻为利用热磷酸做为蚀刻剂。14.如申请专利范围第10项之电容制作方法,其中上述之第二导电层系选自掺掺杂之复晶矽(doped polysilicon)与同步掺杂制程之复晶矽(in-situdoped polysilicon)之族群之一。15.如申请专利范围第10项之电容制作方法,其中上述之电容介电层系选自N/O复合薄膜、O/N/O复合薄膜、BST、PZT与Ta2O5之族群之一。16.一种应用于积体电路之电容结构,该电容结构主要包含:一第一电极,该第一电极包含复数个蘑茹状之结构;一电容介电层,该第一电极之表面;及一第二电极,形成于该电容介电层之上。17.如申请专利范围第16项之电容结构,其中上述之蘑茹状之结构更包含:复数个蘑茹颈部,位于该第一电极之上部,该蘑茹头部系以复晶矽组成;及复数个蘑茹伞部,位于该蘑茹头部之上端,该蘑茹伞部系以半球形晶粒矽组成。18.如申请专利范围第16项之电容结构,其中上述之第二电极系选自掺杂之复晶矽(dopedpolysilicon)与同步掺杂制程之复晶矽(in-situ dopedpolysilicon)之族群之一。19.如申请专利范围第16项之电容结构,其中上述之电容介电层系选自N/O复合薄膜、O/N/O之复合薄膜BST、PZT与Ta2O5之族群之一。图示简单说明:第一图为本发明之形成第一导电层于基板上的截面图。第二图为本发明之形成半球形晶粒矽于第一导电层上的截面图。第三图为本发明之分离上述之半球形晶粒矽的截面图。第四图为本发明之以半球形晶粒矽为罩幕,蚀刻该第一导电层的截面图。第五图为本发明之形成电容介电层与第二导电层的截面图。 |
