发明名称 绝缘栅半导体器件及其新型自对准制造方法
摘要 一种绝缘栅半导体器件,包括具有顶表面的半导体基板(1)和从分层结构(2)在顶表面上形成的绝缘栅(21,22),上述分层结构(2)包括至少一个电绝缘层(22),其中分层结构(2)的至少一个条(41,42)被设置在绝缘栅(21,22)边缘与第一主接触之间的顶表面的区域上。一种用于绝缘栅半导体器件的制造方法,包括以下步骤:在所述分层结构(2)中形成单元窗(3),形成至少一个过程掩模(51),其部分地覆盖单元窗(3),并延伸以至少部分覆盖分层结构的所述至少一个条(41,42),所述至少一个条(41,42)起到用于至少一个过程掩模(51)的边缘的作用。
申请公布号 CN1723570A 申请公布日期 2006.01.18
申请号 CN200380105403.2 申请日期 2003.12.09
申请人 ABB瑞士有限公司 发明人 穆纳福·拉希莫;克里斯托夫·冯·阿克斯
分类号 H01L29/739(2006.01);H01L21/331(2006.01);H01L29/423(2006.01);H01L29/417(2006.01) 主分类号 H01L29/739(2006.01)
代理机构 北京集佳知识产权代理有限公司 代理人 徐谦;杨红梅
主权项 1.一种制造绝缘栅半导体器件单元的方法,包括如下步骤:在半导体基板(1)的阴极侧上的分层结构(2)中形成单元窗(3),所述分层结构包括所述半导体基板(1)的顶部上的氧化物层(22)和所述氧化物层(22)的顶部上的多晶硅层(21),所述单元窗通过如下而形成:向下部分地去除所述分层结构至基板,从而剩下分层结构的至少两个隔离条(41,42)保留在单元窗内,所述隔离条(41,42)把单元窗(3)划分成位于隔离条和单元窗外边缘之间的外单元窗区和位于隔离条之间的内单元窗区;通过如下在半导体基板中形成掺杂区(11,12):分别应用过程掩模到内或外单元窗区,并且经由另一个、未被覆盖的单元窗区把掺杂物注入到基板中;特征在于,在单元窗形成步骤之中或之后,通过向下另外去除一些所述分层结构至基板,在隔离条(41,42)中形成开口(411,421),并且在于通过经由开口(411,421)注入掺杂物到基板中,在开口(411,421)之下的半导体基板中形成掺杂区(13)。
地址 瑞士巴登