| 主权项 |
1.一种半导体装置,包含: 一配线基板,其具有一穿通孔并且配置有陆块、指 状物、引回配线和通孔于其之一第1面及一第2面 上; 一第1半导体晶片,于其上的一主面配置有中央焊 垫,其中,上述配线基板之该第2面与上述第1半导体 晶片之该主面相互结合使得上述配线基板之穿通 孔围绕上述中央焊垫; 具有焊垫之一第2半导体晶片,其中,上述第1半导体 晶片之一背面以及上述第2半导体晶片之一背面系 利用接合材料彼此结合; 金属线,其通过该配线基板内之穿通孔且将该第1 半导体晶片的该中央焊垫连接至对应于该配线基 板之第1面的该中央焊垫之指状物,以及将该第2半 导体晶片的该焊垫连接至所对应该配线基板之第2 面的该焊垫之指状物的金属线;以及 密封树脂,用以包覆该金属线,该第1半导体晶片及 该第2半导体晶片并且充填穿通孔。 2.如申请专利范围第1项之半导体装置,包含设于上 述配线基板之第1面上的陆块之焊球。 3.如申请专利范围第1项之半导体装置,其中, 上述第1半导体晶片上之中央焊垫,藉由球接金线 到该中央焊垫,以及针脚接合到该指状物,被连接 于设在上述配线基板之第1面的指状物;及 上述配线基板之第2面之指状物,藉由球接金线到 该指状物,以及针脚接合到该焊垫,被连接于上述 第2半导体晶片的焊垫。 4.如申请专利范围第1项之半导体装置,其中: 上述指状物之第一族群,被设置在上述穿通孔之近 傍,且与上述穿通孔大致平行,以及对应之陆块,其 排列在该上述指状物之第一族群的外侧并与其平 行,以复数个等距之列的形式设置于上述配线基板 之第1面上;及 上述指状物之第二族群,被设置在上述之配线基板 之外周边之近傍,且与上述之外周边大致平行,以 及对应之陆块,其排列在该上述指状物之第二族群 的外侧并与其平行,以复数个等距之列的形式设置 于上述配线基板之第2面上。 5.如申请专利范围第1项之半导体装置,其中: 部份上述之指状物,被设置在上述穿通孔之近傍, 沿着并大致平行于上述穿通孔;及 某些上述之陆块,沿着上述配线基板之外周边,以 等间隔排列在上述外周边和上述指状物之间的区 域,成为大致平行之多个列。 6.一种半导体装置,包含: 一配线基板,具有第1面和第2面,上述第2面包含有 一框状表面于外周边区域且具有指状物;及一中心 面,其位于该框状表面内,且与上述之框状表面系 不同平面,上述之第1面和上述第2面之中心面具有 一穿通孔、陆块、指状物、引回配线,和通孔; 第1和第2半导体晶片皆具有设于该第1和第2半导体 晶片之主面中央的中央焊垫,该第1和第2半导体晶 片以背对背的方式彼此接合,并接合于该配线基板 ,使得上述第1半导体晶片之主面被接合材料固定 在上述之配线基板之上述中心面,且该穿通孔围绕 该第1半导体晶片之中央焊垫,上述第2半导体晶片 之主面和上述框状表面系大致嵌平; 藉由球接到上述中央焊垫,以及针脚接合到上述指 状物的方式,金属线电性地将该第1和第2半导体晶 片上的中央焊垫连接到该配线基板的指状物;及 密封树脂,用以包覆上述之金属线,上述第1和第2半 导体晶片,上述配线基板之第2面,并充填上述穿通 孔。 7.如申请专利范围第6项之半导体装置,包括设于上 述配线基板之第1面之陆块的焊球。 8.如申请专利范围第1项之半导体装置,其中,上述 密封树脂包括一密封树脂之第一主体,用以包覆该 第1和第2半导体晶片,以及一密封树脂之第二主体, 用以充填该通孔,且上述密封树脂之第一主体与第 二主体没有相互接触。 9.如申请专利范围第6项之半导体装置,其中,该金 属线之部份穿过该配线基板中的穿通孔,连接该第 1半导体指状物上的该中央焊垫,该指状物对应于 该配线基板第1面上之该第1半导体晶片的该中央 焊垫,并且该金属线之部份连接该第2半导体晶片 上的该中央焊垫于指状物,该指状物对应于该框状 表面上之该第2半导体晶片的该中央焊垫。 10.如申请专利范围第6项之半导体装置,其中,上述 密封树脂包括一密封树脂之第一主体,用以包覆该 第1和第2半导体晶片,以及一密封树脂之第二主体, 用以充填该通孔,且上述密封树脂之第一主体与第 二主体没有相互接触。 11.如申请专利范围第6项之半导体装置,其中,上述 第1半导体晶片和上述第2半导体晶片系为相同。 图式简单说明: 图1是剖面图,用来表示实施形态1之半导体装置之 构造。 图2是被配置在图1之半导体装置所使用之配线基 板之第1面之配线图型之平面图。 图3是被配置在图1之半导体装置所使用之配线基 板之第2面之配线图型之平面图。 图4是图1之半导体装置所使用之配线基板之配线 图型之平面图。 图5(a)-(i)是图1所示之半导体装置之制造流程图。 图6是剖面图,用来表示实施形态2之半导体装置之 构造。 图7是被配置在图6之半导体装置所使用之配线基 板之第2面之配线图型之平面图。 图8是从图7之箭视VIII-VIII线看之剖面图。 图9是剖面图,用来表示习知之半导体装置之构造 。 图10是剖面图,用来表示习知之半导体装置之构造 。 图11是图9之半导体装置所使用之配线基板之配线 图型之平面图。 |
