具有全电压摆动运行的低功率动态逻辑门电路

摘要

本发明揭示了一种使用再循环能量的动态低功率逻辑。逻辑电路具有一放电路径(46)、一预充电路径(40)及一控制电路(42，44)。该预充电路径是一耦合在该电路中的时钟线“CLK”与输出节点(16)之间的P沟道金属氧化物半导体(PMOS)晶体管(40)，并且该P沟道金属氧化物半导体是配置用于在预充电相位期间，将该输出节点充电至该时钟线的逻辑高电压。在估算相位期间，该放电路径计算该输出节点处的期望逻辑功能。使一控制电路连接在该输出节点与该时钟线之间，并将其连接到该预充电路径晶体管的栅极上。无论该输出节点上的电压如何或对该放电路径的输入如何，该控制电路都提供适当的栅极驱动以保证该预充电晶体管向该输出节点完全充电以达到为电路运行提供再循环能量的该时钟线的逻辑高电压。

主权项

1.一种逻辑电路，其包括：一放电路径，其连接在一时钟线与一输出节点之间，该放电路径包括一个或多个被配置用于在一估算相位期间估算至少一个输入的逻辑功能的晶体管；一预充电路径，其连接在该时钟线与该输出节点之间，该预充电路径包括一具有一栅极及一通道的P沟道金属氧化物半导体晶体管，其中该通道位于该P沟道金属氧化物半导体晶体管的一源极与漏极区域之间，该漏极连接到该输出节点，而该源极则连接到该时钟线；及一控制电路，其具有一连接到该预充电路径晶体管的该栅极的输出，该控制电路被配置用于维持该预充电路径晶体管上的一源极至栅极电压，使得不管该等输入与该输出节点的该等状态如何，该预充电路径的该通道均向该时钟线与该输出模式之间的一导电路径提供一预充电相位。