发明名称 低压高速TTL与非门电路及其提高运行速度的方法
摘要 本发明公开一种低压高速TTL与非门电路及其提高运行速度的方法,工作电压为1.5伏。退饱和时间t<SUB>s</SUB>是提高速度的主要障碍,本发明可避免逻辑级t<SUB>s</SUB>的影响,提高TTL门电路的速度,达到t<SUB>pd</SUB>小于0.4ns,可降到0.2ns或更低。本发明电路的组成包括逻辑级和输出级两部分。其中输出级就是Q<SUB>2</SUB>三极管反相器。逻辑级部分由多射管Q<SUB>1</SUB>,射极跟随器Q<SUB>3</SUB>和浮动泄放管Q<SUB>4</SUB>构成。逻辑级采用反馈追赶和浮动泄放电路,主要特点:Q<SUB>1</SUB>的射极输入信号按基-基耦合方式由Q<SUB>1</SUB>基极送到Q<SUB>3</SUB>基极,在Q<SUB>3</SUB>反馈作用下,实现内部各点几乎同速升降;在Q<SUB>2</SUB>截止过程,Q<SUB>4</SUB>提供低阻泄放通路,加速Q<SUB>2</SUB>截止;在Q<SUB>2</SUB>导通过程,Q<SUB>4</SUB>管的射流快速降为0,阻止Q<SUB>1</SUB>到Q<SUB>2</SUB>的通路,且减少Q<SUB>1</SUB>基流,增加Q<SUB>3</SUB>基流,放大为很大的Q<SUB>3</SUB>射流,加速Q<SUB>2</SUB>的导通。本发明不仅用于双极电路工艺制成的TTL与非门电路,相应的集电极开路与非门,和由该门组成的与或非门、触发器、计数器,还用于双极型门阵列中的逻辑单元,以及双极型PLD中。
申请公布号 CN1649271A 申请公布日期 2005.08.03
申请号 CN200510009707.X 申请日期 2005.02.04
申请人 黑龙江大学;刘莹;方倩 发明人 刘莹;方倩;方振贤
分类号 H03K19/20;H03K19/013 主分类号 H03K19/20
代理机构 哈尔滨市哈科专利事务所有限责任公司 代理人 刘娅;吴振刚
主权项 1.一种低压高速TTL与非门电路,工作电压为1.5V,该电路的组成包括逻辑级和输出级两部分;逻辑级部分的输入x1、x2和输出b2之间是‘与’关系,输出级部分的输入b2和输出y之间是非关系;其中输出级就是三极管Q2射极接地的反相器,Q2集电极有负载电阻Rc2,Q2的基极b2与上述b2是同一点;逻辑级部分由多射管Q1,射极跟随器Q3和浮动泄放管Q4构成;输入信号x1、x2接到多射管Q1 的两个发射极,因多射管Q1的基极b1连接到射极跟随器Q3的基极,所以Q1的射极输入信号经Q1的基极耦合到Q3的基极,形成基-基耦合,耦合到Q3的基流通过Q3管电流放大后,再从Q3的射极输出到反相器Q2的基极b2;浮动泄放管Q4的射极和集电极分别接到Q1的集电极c1和Q2的基极b2,而Q1和Q4的基极分别通过各自的基极偏流电阻接到1.5V电源;上述一个多发射极管Q1可用二个基极相连和二个集电极相连的二个三极管Q11和Q12的等效电路代替;除输出级三极管Q2可用抗饱和三极管外,逻辑级所有三极管都不用抗饱和三极管。
地址 150080黑龙江省哈尔滨市南岗区学府路74号