提高快闪存储器元件中栅极耦合比的制造方法及结构

摘要

本发明有关一种提高制造一快闪存储器元件中栅极耦合比(gate coupling ratio，GCR)的方法及结构。本方法包含以下步骤：在一提供的半导体底材上依序地形成一栅极氧化层、一第一半导体层及一绝缘层，然后在绝缘层上形成一光阻层并对其图刻。利用一种蚀刻过程来蚀刻绝缘层并随后将光阻层移除。半导体间隙壁随后沉积并作为自行对准(self－aligned)蚀刻光罩。之后，经自行对准蚀刻后，绝缘层被移除并且一绝缘堆叠结构沉积其上。最后，一第二半导体层沉积其上并蚀刻形成控制栅极(control gate)区。

主权项

1.一种制造快闪存储器元件的方法，包括：提供一半导体底材；形成一栅极氧化层于该半导体底材上；形成一第一半导体层于该栅极氧化层上；形成一绝缘层于该第一半导体层上；移除部份该绝缘层以暴露出部份该第一半导体层；形成一半导体间隙壁于该暴露出的第一半导体层上与该绝缘层上；移除部份该半导体间隙壁以暴露出该绝缘层；移除该绝缘层以暴露出该第一半导体层，其中该半导体间隙壁突出于该第一半导体层的表面上；形成一绝缘堆叠结构于该第一半导体层与该半导体间隙壁上；及形成一第二半导体层于该绝缘堆叠结构上。