发明名称 | 一种高频积体电路多排线打线结构及方法 | ||
摘要 | 一种高频积体电路多排线打线结构,其具有第一电子元件、第二电子元件、晶片垫、多条金属线。其中,第一电子元件以晶片垫垫贴于第二电子元件之上,且第一电子元件、晶片垫及第二电子元件叠合处形成一阶梯状,第一电子元件上相对于晶片垫另一侧之表面周围上设置有打线垫以及环绕此打线垫之共面打线垫,晶片垫面对且整圈裸露于第一电子元件外侧之部分形成一线状打线垫,第二电子元件面对晶片垫且整圈裸露于晶片垫外侧之周围,相对于打线垫与共面打线垫之位置上设置有多个引脚,金属线可分为信号线及接地线,根据打线垫与共面打线垫上之位置,至少可分为第一列以及第二列,第一列接近线状打线垫,第二列则否,信号线电性连接打线垫及引脚中与打线垫相对之其一,且第一列上之接地线电性连接线状打线垫。 | ||
申请公布号 | TW200504972 | 申请公布日期 | 2005.02.01 |
申请号 | TW092119908 | 申请日期 | 2003.07.22 |
申请人 | 威盛电子股份有限公司 | 发明人 | 李胜源 |
分类号 | H01L23/48 | 主分类号 | H01L23/48 |
代理机构 | 代理人 | 何文渊 | |
主权项 | |||
地址 | 台北县新店市中正路五三三号八楼 |