| 主权项 |
1.一种静电放电保护电路的结构,系位于后续形成之一焊垫下方,该结构包括:一基底,其中有一P井与一N井,该P井与该N井具有一界面,其中在该基底中有一焊垫接触窗被选出,该焊垫接触窗系横跨过该界面,且位于该焊垫下方;一第一浅沟渠隔离结构、一第二浅沟渠隔离结构、以及一第三浅沟渠隔离结构,形成于该基底之该焊垫接触窗中,其中该第一浅沟渠隔离结构位于该界面上方,该第二浅沟渠隔离结构位于该P井中,而该第三浅沟渠隔离结构位于该N井中,且该第二浅沟渠隔离结构围绕一第一内部区域,使其与一第一外部区域分隔开,而该第三浅沟渠隔离结构围绕一第二内部区域,将其与一第二外部区域分隔开;复数个n型掺杂区,形成于该P井之该第一内部区域与该N井之该第二内部区域中;复数个第一p型掺杂区,形成于该P井之该第一外部区域与该N井之该第二外部区域中;以及复数个第二p型掺杂区,形成于该些n型掺杂区之下方,其中位于该N井中之该第二p型掺杂区会与相对应之该n型掺杂区电性接触,以形成一第一基纳二极体,而位于该P井中之该第二p型掺杂区会与相对应之该n型掺杂区电性接触,以形成一第二基纳二极体。2.如申请专利范围第1项所述之结构,其中该P井含有硼掺质。3.如申请专利范围第1项所述之结构,其中该N井含有磷掺质。4.如申请专利范围第1项所述之结构,其中该些第一p型掺杂区系利用植入一浓度高于该P井浓度之硼来完成。5.如申请专利范围第1项所述之结构,其中该些第二p型掺杂区系利用植入一浓度稍低于该些第一p型掺杂区浓度之硼来完成。6.如申请专利范围第1项所述之结构,其中该些n型掺杂区系利用植入一浓度高于该N井浓度之磷来完成。7.如申请专利范围第1项所述之结构,其中该N井中之该第一p型掺杂区与该焊垫电性连接,该N井之该n型掺杂区连接至一电源,而该P井之该第一p型掺杂区则接地。8.一种静电放电保护电路之制造方法,该静电放电保护电路系位于后续将形成之一焊垫下方,此方法包括下列步骤:提供一基底;形成一P井与一N井于该基底中,其中该P井与该N井具有一界面;在该基底中选择一焊垫接触窗,其中该焊垫接触窗横跨过该界面,并位于该焊垫下方;形成一第一浅沟渠隔离结构、一第二浅沟渠隔离结构、以及一第三浅沟渠隔离结构于该基底之该焊垫接触窗中,其中该第一浅沟渠隔离结构位于该界面上方,该第二浅沟渠隔离结构位于该P井中,而该第三浅沟渠隔离结构位于该N井中,且该第二浅沟渠隔离结构围绕一第一内部区域,使其与一第一外部区域分隔开,而该第三浅沟渠隔离结构围绕一第二内部区域,将其与一第二外部区域分隔开;形成复数个n型掺杂区于该P井之该第一内部区域与该N井之该第二内部区域中;形成复数个第一p型掺杂区于该P井之该第一外部区域与该N井之该第二外部区域中;以及形成复数个第二p型掺杂区成于该些n型掺杂区之下方,其中位于该N井中之该第二p型掺杂区会与相对应之该n型掺杂区电性接触,以形成一第一基纳二极体,而位于该P井中之该第二p型掺杂区会与相对应之该n型掺杂区电性接触,以形成一第二基纳二极体。9.如申请专利范围第8项所述之制造方法,其中该P井系利用植入硼来完成。10.如申请专利范围第8项所述之制造方法,其中该N井系利用植入磷来完成。11.如申请专利范围第8项所述之制造方法,其中该些第一p型掺杂区系利用植入一浓度高于该P井浓度之硼来完成。12.如申请专利范围第8项所述之制造方法,其中该些第二p型掺杂区系利用植入一浓度稍低于该些第一p型掺杂区浓度之硼来完成。13.如申请专利范围第8项所述之制造方法,其中该些n型掺杂区系利用植入一浓度高于该N井浓度之磷来完成。14.如申请专利范围第8项所述之制造方法,其中该N井中之该第一p型掺杂区与该焊垫电性连接,该N井之该n型掺杂区连接至一电源,而该P井之该第一p型掺杂区则接地。图式简单说明:第1图绘示为习知的一种静电放电保护电路之电路图;第2图绘示为依照本发明的一种静电放电保护电路之电路图;第3A至3D图绘示为根据本发明一较佳实施例的静电放电保护电路结构的制作流程剖面图,系沿着第4图的I-I线之切面绘示;以及第4图绘示为依照本发明一较佳实施例的一种静电放电保护电路元件结构的上视图。 |
