发明名称 | 集成电路测试系统用管脚控制格式/响应器 | ||
摘要 | 本实用新型公开了一种集成电路测试系统用管脚控制格式/响应器。该管脚控制格式/响应器包括DQ触发器,RS触发器,D触发器,格式模块电路,逻辑模块电路和比较模块电路。DQ触发器(1)和(2)相连接,DQ触发器(3)和(4)相连接,DQ触发器(4)与格式模块电路相连接,DQ触发器(5)与逻辑模块电路相连接,逻辑模块电路与DQ触发器(6)、(7)相连接,DQ触发器(7)与比较模块电路相连接,比较模块电路的输出端接RS触发器和D触发器。本管脚控制格式/响应器可以有多种实现形式,既可以制成单独的板卡电路,又可以制作成专用集成电路芯片,可以实现多通道扩展,用在10MHz~20MHz的集成电路测试系统中,具有很高的稳定性和较高的定时精度。 | ||
申请公布号 | CN2586169Y | 申请公布日期 | 2003.11.12 |
申请号 | CN02285728.1 | 申请日期 | 2002.11.15 |
申请人 | 北京自动测试技术研究所 | 发明人 | 何卫;杨新涛;张生文;卢中华 |
分类号 | G01R31/28 | 主分类号 | G01R31/28 |
代理机构 | 北京北新智诚知识产权代理有限公司 | 代理人 | 张卫华 |
主权项 | 1.一种集成电路测试系统用管脚控制格式/响应器,包括DQ触发器,RS触发器和D触发器,其特征在于:所述集成电路测试系统用管脚控制格式/响应器还包括格式模块电路,逻辑模块电路和比较模块电路;DQ触发器(1)和DQ触发器(2)相连接;DQ触发器(3)和DQ触发器(4)相连接,DQ触发器(4)与所述格式模块电路相连接;DQ触发器(5)与所述逻辑模块电路相连接,逻辑模块电路与DQ触发器(6)相连接,DQ触发器(6)与DQ触发器(7)相连接,DQ触发器(7)与所述比较模块电路相连接;比较模块电路的输出端接RS触发器和D触发器;测试主周期信号接入所述DQ触发器(1)、(3)、(5);驱动时钟信号接入所述DQ触发器(2)、(4)。 | ||
地址 | 100088北京市海淀区北三环中路31号 |