| 主权项 |
1.一种绝缘体外延矽半导体装置,包含块体主动装置和SOI装置两者,以及电气互连该半导体装置之块体主动装置和SOI装置的电气导电栓;2.如申请专利范围第1项之绝缘体外延矽半导体装置,其中该电气导电栓是由选自含有钨、铜、铝和高度搀杂多结晶矽之群体的高度导电电气导电材料组成。3.如申请专利范围第1项之绝缘体外延矽半导体装置,其中绝缘体是二氧化矽。4.如申请专利范围第1项之绝缘体外延矽半导体装置,其中该电气导电栓延伸至该半导体装置之上层半导体基板材料的上表面。5.如申请专利范围第1项之绝缘体外延矽半导体装置,其中该电气导电栓与该半导体装置之上层半导体基板材料的上表面电气绝缘。6.如申请专利范围第1项之绝缘体外延矽半导体装置,其中该电气导电栓与该半导体装置之上层半导体基板材料电气绝缘。7.如申请专利范围第1项之绝缘体外延矽半导体装置,其中该电气导电栓仅部分地与该半导体装置之上层半导体基板材料电气绝缘。8.如申请专利范围第1项之绝缘体外延矽半导体装置,其包含其内具有主动装置区域的矽基板;位于该矽基板之上的埋置二氧化矽绝缘体层;位于该埋置二氧化矽绝缘体层之上,具有主动装置区域的上层矽层;使该矽基板内之主动区域互连至该埋置二氧化矽上之主动装置区域的电气导电栓;和至少部分地使该导电栓与该上层矽层电气绝缘的绝缘。9.如申请专利范围第8项之绝缘体外延矽半导体装置,其更包括使该电气导电栓与该上层矽层之顶层表面电气绝缘的绝缘。10.如申请专利范围第8项之绝缘体外延矽半导体装置,其中该电气导电栓延伸至该上层矽层之顶层表面。11.如申请专利范围第1项之绝缘体外延矽半导体装置,其包含一矽基板;位于该矽基板之上的埋置二氧化矽绝缘体层;且位于其中具有电气导电区域;位于该埋置二氧化矽绝缘体层之上,具有主动装置区域的上层矽层;使位于该埋置二氧化矽绝缘体层内之电气导电区域互连至该埋置二氧化矽上之主动装置区域的电气导电栓;和至少部分地使该导电栓与该上层矽层电气绝缘的绝缘。12.如申请专利范围第11项之绝缘体外延矽半导体装置,其更包括使该导电栓与该上层矽层之顶层表面电气绝缘的绝缘。13.如申请专利范围第11项之绝缘体外延矽半导体装置,其中该电气导电栓延伸至该上层矽层之顶层表面。14.如申请专利范围第1项之绝缘体外延矽半导体装置,其包含其内具有主动装置区域的矽基板;位于该矽基板之上且位于其中具有电气导电区域的埋置二氧化矽绝缘体层;位于该埋置二氧化矽绝缘体层之上,具有主动装置区域的上层矽层;使位于该埋置二氧化矽绝缘体层内之该电气导电区域互连至该矽基板中之主动区域的电气导电栓;和至少部分地使该导电栓与该上层矽层电气绝缘的绝缘。15.如申请专利范围第14项之绝缘体外延矽半导体装置,其中该电气导电栓延伸至该上层矽层之顶层表面。16.如申请专利范围第14项之绝缘体外延矽半导体装置,其中该电气导电栓也使该上层矽层中的主动装置区域互连。17.一种方法,该方法系用以在绝缘体外延矽半导体装置中,制造及形成块体主动装置和绝缘体外延矽装置间之电气互连,该方法包含:a)提供主动装置于SOI块体基板中;b)提供位于该SOI块体基板上之一顶层半导体基板材料;c)提供主动装置于顶层半导体基板材料上;d)提供一介电层于顶层半导体基板上;e)描绘出顶层半导体基板材料上之主动装置和绝缘体外延矽块体基板中之主动装置之间的接触沟槽;以及f)沈积金属型高导电度电气互连材料于该沟槽中,以因此而提供该电气互连。18.如申请专利范围第17项之方法,其中该高导电度电气互连材料选自含有钨、铜、铝和高度搀杂多结晶矽之群体。19.如申请专利范围第17项之方法,其中该介电层是二氧化矽。20.如申请专利范围第17项之方法更包含提供绝缘,如此以至少部分地使电气互连与顶层半导体层绝缘的步骤。21.如申请专利范围第20项之方法,其中该提供绝缘,如此以至少部分地使电气互连与顶层半导体层绝缘的步骤,在步骤b和c之间进行。22.一种以申请专利范围第20项之方法所获得之绝缘体外延矽半导体装置。23.一种以申请专利范围第17项之方法所获得之绝缘体外延矽半导体装置。图式简单说明:第一图和第二图是根据本发明,在不同加工阶段之构造的轮廓图。第三图和第四图是使用绝缘沟槽之本发明具体实施例之不同阶段之构造的轮廓图。第五图是根据本发明之结构的等轴视图。第六图是本发明之另一个具体实施例的等轴视图。第七图是本发明之另外一个具体实施例的轮廓图。第八图是本发明之另一个具体实施例的部分等轴视图。第九图是本发明之另一个具体实施例的部分等轴视图。第十图是本发明之另外一个具体实施例的部分等轴视图。第十一图是本发明之另一个具体实施例的部分等轴视图。 |
