| 主权项 |
1.一种用于存取交易之装置,包括:一包含一架构安置、用以安装一处理器所产生之一存取交易之架构储存体,其中该处理器包括一常态执行模式和一孤立执行模式,该存取交易包括存取资讯;一耦合至该架构储存体上之架构控制器,控制该架构储存体的存取;及一耦合至该架构储存体上之存取认可产生器,其利用该架构安置和该存取资讯产生一存取认可信号,其中该存取认可信号指示该存取交易是否有效。2.如申请专利范围第1项之装置,其中该架构安置包括一个记忆体罩幕値和一个记忆体底値,其中该记忆体罩幕値和该记忆体底値定义该处理器其一个外部记忆体的一个孤立记忆体区域,且当该处理器在该孤立执行模式下时,则该处理器可存取该孤立记忆体区域。3.如申请专利范围第2项之装置,其中将该架构储存体包括:一储存该记忆体罩幕値之记忆体罩幕暂存器;及一储存该记忆体底値之记忆体基址暂存器。4.如申请专利范围第3项之装置,其中该存取资讯包括一个实际位置和一个孤立存取状态,及其中由一个孤立存取信号提供该孤立存取状态,且当该处理器产生该孤立记忆体区域的一个有效参考时,则断言该孤立存取信号。5.如申请专利范围第4项之装置,其中该架构控制器包括:一储存一锁定控制字元之控制储存体,该锁定控制字元指示是否致能该孤立记忆体区域;及一根据该锁定控制字元锁定该架构储存体的存取之锁定器。6.如申请专利范围第5项之装置,其中该架构控制器更进一步包括:一根据该锁定控制字元优先次序化该存取交易之优先次序化器。7.如申请专利范围第6项之装置,其中该架构控制器更进一步包括:一重设器,一旦重设时,即启始该孤立记忆体区域、 该架构储存体及该控制储存体。8.如申请专利范围第7项之装置,其中该存取认可产生器包括:一侦测该实际位置是否在该孤立记忆体区域内之位址侦测器,其中该位址侦测器产生一位址匹配信号;及一耦合至该位址侦测器上、用以结合该位址匹配信号和该孤立存取信号之存取认可结合器,其中该位址匹配信号和该孤立存取信号的结合相对应至该存取认可信号。9.如申请专利范围第8项之装置,其中该位址侦测器包括:一以该记忆体罩幕値遮蔽该实际位置之罩幕元件;及一比较该遮蔽之实际位置和该记忆体底値之比较器,其中该比较器产生一相对应至该位址匹配信号之匹配结果。10.如申请专利范围第9项之装置,其中该位址侦测器更进一步包括:一结合该匹配结果和至少一个存取条件之位址侦测结合器,其中该匹配结果和该至少一个存取条件的结合提供该位址匹配信号。11.一种用于存取交易之方法,包括:利用一包含一架构安置之架构储存体安装一处理器所产生的一存取交易,其中该处理器包括一常态执行模式和一孤立执行模式,该存取交易包括存取资讯;控制该架构储存体的存取;及利用该架构安置和该存取资讯产生一存取认可信号,其中该存取认可信号指示接存取交易是否有效。12.如申请专利范围第11项之方法,其中该架构安置包括一个记忆体罩幕値和一个记忆体底値.其中该记忆体罩幕値和该记忆体底値定义该处理器其一个外部记忆体的一个孤立记忆体区域,且当该处理器在该孤立执行模式下时,则该处理器可存取该孤立记忆体区域。13.如申请专利范围第12项之方法,其中架构该存取交易包括:将该记忆体罩幕値储存在一记忆体罩幕暂存器中;及将该记忆体底値储存在一记忆体基址暂存器中。14.如申请专利范围第13项之方法,其中该存取资讯包括一个实际位置和一个孤立存取状态,及其中由一个孤立存取信号提供该孤立存取状态,且当该处理器产生该孤立记忆体区域的一个有效参考时,则断言该孤立存取信号。15.如申请专利范围第14项之方法,其中控制该架构储存体的存取包括:储存一锁定控制字元,其中该锁定控制字元指示是否致能该孤立记忆体区域;及根据该锁定控制字元锁定该架构储存体的存取。16.如申请专利范围第15项之方法,其中控制该架构储存体的存取更进一步包括:根据该锁定控制字元优先次序化该存取交易。17.如申请专利范围第16项之方法,其中控制该架构储存体的存取更进一步包括:一旦重设时,即启始该孤立记忆体区域、该架构储存体及该控制储存体。18.如申请专利范围第17项之方法,其中产生该存取认可信号包括:产生一位址匹配信号,以指示该实际位置是否在该孤立记忆体区域内;及结合该位址匹配信号和该孤立存取信号,其中该位址匹配信号和该孤立存取信号的结合相对应至该存取认可信号。19.如申请专利范围第18项之方法,其中产生该位址匹配信号包括:以该记忆体罩幕値遮蔽该实际位置;及比较该遮蔽之实际位置和该记忆体底値,以产生一相对应至该位址匹配信号之匹配结果。20.如申请专利范围第19项之方法,其中产生该位址匹配信号更进一步包括:结合该匹配结果和至少一个存取条件,其中该匹配结果和该至少一个存取条件的结合提供该位址匹配信号。21.一种电脑程式产品,包括:一使电脑程式码在其中之机器可判读媒体,该电脑程式产品包括:用以利用一包合一架构安置之架构储存体安装一处理器所产生的一存取交易之电脑可读取程式码,其中该处理器包括一常态执行模式和一孤立执行模式,该存取交易包括存取资讯;用以控制该架构储存体的存取之电脑可读取程式码;及用以利用该架构安置和该存取资讯产生一存取认可信号之电脑可读取程式码,其中该存取认可信号指示该存取交易是否有效。22.如申请专利范围第21项之电脑程式产品,其中该架构安置包括一个记忆体罩幕値和一个记忆体底値,其中该记忆体罩幕値和该记忆体底値定义该处理器其一个外部记忆体的一个孤立记忆体区域,且当该处理器在该孤立执行模式下时,则该处理器可存取该孤立记忆体区域。23.如申请专利范围第22项之电脑程式产品,其中该用以架构该存取交易之电脑可读取程式码包括:用以将该记忆体罩幕値储存在一记忆体罩幕暂存器中之电脑可读取程式码;及用以将该记忆体底値储存在一记忆体基址暂存器中之电脑可读取程式码。24.如申请专利范围第23项之电脑程式产品,其中该存取资讯包括一个实际位置和一个孤立存取状态,及其中由一个孤立存取信号提供该孤立存取状态,且当该处理器产生该孤立记忆体区域的一个有效参考时,则断言该孤立存取信号。25.如申请专利范围第24项之电脑程式产品,其中该用以控制该架构储存体的存取之电脑可读取程式码包括:用以储存一锁定控制字元之电脑可读取程式码,其中该锁定控制字元指示是否致能该孤立记忆体区域;及用以根据该锁定控制字元锁定该架构储存体的存取之电脑可读取程式码。26.如申请专利范围第25项之电脑程式产品,其中该用以控制该架构储存体的存取之电脑可读取程式码更进一步包括:用以根据该锁定控制字元优先次序化该存取交易之电脑可读取程式码。27.如申请专利范围第26项之电脑程式产品,其中该用以控制该架构储存体的存取之电脑可读取程式码更进一步包括:用以于一旦重设时即启始该孤立记忆体区域、该架构储存体及该控制储存体之电脑可读取程式码。28.如申请专利范围第27项之电脑程式产品,其中该用以产生该存取认可信号之电脑可读取程式码包括:用以产生一位址匹配信号、以指示该实际位置是否在该孤立记忆体区域内之电脑可读取程式码;及用以结合该位址匹配信号和该孤立存取信号之电脑可读取程式码,其中该位址匹配信号和该孤立存取信号的结合相对应至该存取认可信号。29.如申请专利范围第28项之电脑程式产品,其中该用以产生该位址匹配信号之电脑可读取程式码包括:用以藉由该记忆体罩幕値遮蔽该实际位置之电脑可读取程式码;及用以比较该遮蔽之实际位置和该记忆体底値、以产生一相对应至该位址匹配信号之匹配结果之电脑可读取程式码。30.如申请专利范围第29项之电脑程式产品,其中该用以产生该位址匹配信号之电脑可读取程式码更进一步包括:用以结合该匹配结果和至少一个存取条件之电脑可读取程式码,其中该匹配结果和该至少一个存取条件的结合提供该位址匹配信号。31.一种用于存取交易之系统,包括:一包括一常态执行模式和一孤立执行模式之处理器;一耦合至该处理器上之记忆体,其中该记忆体包括一当该处理器在该孤立执行模式下时、则该处理器可存取之孤立记忆体区域;及一耦合至该记忆体上、且包括一存取控制器之晶片组,其中该存取控制器包括:一包含一架构安置之架构储存体,用以架构该处理器所产生之一存取交易,其中该存取交易包括存取资讯;一耦合至该架构储存体上之架构控制器,用以控制该架构储存体的存取;及一耦合至该架构储存体上之存取认可产生器,用以利用该架构安置和该存取资讯产生一存取认可信号,其中该存取认可信号指示该存取交易是否有效。32.如申请专利范围第31项之系统,其中该架构安置包括一个记忆体罩幕値和一个记忆体底値,其申该记忆体罩幕値和该记忆体底値定义该记忆体的该孤立记忆体区域。33.如申请专利范围第32项之系统,其中该架构储存体包括:一储存该记忆体罩幕値之记忆体罩幕暂存器;及一储存该记忆体底値之记忆体基址暂存器。34.如申请专利范围第33项之系统,其中该存取资讯包括一个实际位置和一个孤立存取状态,及其中由一个孤立存取信号提供该孤立存取状态,且当该处理器产生该孤立记忆体区域的一个有效参考时,则断言该孤立存取信号。35.如申请专利范围第34项之系统,其中该架构控制器包括:一储存一锁定控制字元之控制储存体,其中该锁定控制字元指示是否致能该孤立记忆体区域;及一根据该锁定控制字元锁定该架构储存体的存取之锁定器。36.如申请专利范围第35项之系统,其中该架构控制器更进一步包括:一根据该锁定控制字元优先次序化该存取交易之优先次序化器。37.如申请专利范围第36项之系统,其中该架构控制器更进一步包括:一重设器一旦重设时,即启始该孤立记忆体区域、该架构储存体及该控制储存体。38.如申请专利范围第37项之系统,其中该存取认可产生器包括:一侦测该实际位置是否在该孤立记忆体区域内之位址侦测器,其中该位址侦测器产生一位址匹配信号;及一耦合至该位址侦测器上、用以结合该位址匹配信号和该孤立存取信号之存取认可结合器,其中该位址匹配信号和该孤立存取信号的结合相对应至该存取认可信号。39.如申请专利范围第38项之系统,其中该位址侦测器包括:一以该记忆体罩幕値遮蔽该实际位置之罩幕元件;及一比较该遮蔽之实际位置和该记忆体底値之比较器,其中该比较器产生一相对应至该位址匹配信号之匹配结果。40.如申请专利范围第39项之系统,其中该位址侦测器更进一步包括:一结合该匹配结果和至少一个存取条件之位址侦测结合器,其中该匹配结果和核至少一个存取条件的结合提供该位址匹配信号。图式简单说明:图1A,为例证说明一个根据本发明一具体实施例之逻辑作业结构的图示。图1B,为例证说明根据本发明一个具体实施例之该作业系统和该处理器中不同元件其可存取性之图示。图1C,为例证说明一个可在其中实行本发明一具体实施例之电脑系统的图示。图2A,为例证说明图1C中所示之该根据本发明一具体实施例之孤立执行电路的图示。图2B,为例证说明图2A中所示之该根据本发明一具体实施例之存取管理程式的图示。图3A,为例证说明该根据本发明一具体实施例、用以管理窥视存取之存取检视电路的图示。图3B,为例证说明该根据本发明一具体实施例、用以管理逻辑处理器作业之存取检视电路的图示。图4,为例证说明一种根据本发明一具体实施例、用以管理孤立执行其窥视存取之处理的流程图。图5,为例证说明一种根据本发明一具体实施例、用以管理孤立执行其逻辑处理器作业之处理的流程图。图6,为例证说明图1C中所示之该根据本发明一具体实施例之记忆体控制器中枢(MCH)中该孤立区域存取控制之图示。图7,为例证说明图6中所示之一个根据本发明一具体实施例之架构控制器的图示。图8,为例证说明图6中所示之一个根据本发明一具体实施例之存取认可产生器的图示。图9,为例证说明一种根据本发明一具体实施例、用以控制记忆体存取之处理的流程图。 |
