| 发明名称 | 集成型肖特基势垒二极管及其制造方法 | ||
| 摘要 | 一种集成型肖特基势垒二极管及其制造方法。目前，在集成型肖特基势垒二极管的分离中，需要设置沟道、埋设聚酰亚胺层、较大地设置用于形成沟道的距离的余量，存在不能进行芯片小型化、制造工序也很复杂的问题。本发明利用离子注入形成的绝缘化区域，将各肖特基势垒二极管分离。消除了沟道和聚酰亚胺等GaAs表面的大的凸凹，所以，不需要考虑掩膜对位偏差的距离的余量，故芯片可大幅缩小。还具有可简化制造工序的优点。 | ||
| 申请公布号 | CN1417867A | 申请公布日期 | 2003.05.14 |
| 申请号 | CN02147950.X | 申请日期 | 2002.10.31 |
| 申请人 | 三洋电机株式会社 | 发明人 | 浅野哲郎;小野田克明;中岛好史;村井成行;冨永久昭;平田耕一;榊原干人;石原秀俊 |
| 分类号 | H01L29/872;H01L29/47 | 主分类号 | H01L29/872 |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 杨梧;马高平 |
| 主权项 | 1、一种集成型肖特基势垒二极管，在化合物半导体基板的一个芯片上，包含多个肖特基势垒二极管，其特征在于：由离子注入形成的绝缘化区域分离所述各肖特基势垒二极管。 | ||
| 地址 | 日本大阪府 | ||